Intel 18A制程技術細節(jié)曝光：性能與密度全面提升

據(jù)報道，在2025年英特爾代工大會及VLSI研討會上，英特爾進一步公布了其最新一代Intel 18A制程的技術細節(jié)。
Intel 18A采用了RibbonFET環(huán)繞柵極晶體管（GAA）技術，相比FinFET技術實現(xiàn)了重大突破。這一技術不僅提升了柵極靜電性能，還顯著降低了寄生電容，提高了設計靈活性。同時，Intel 18A率先引入了PowerVia背面供電技術，該技術將單元密度和利用率提升了5%-10%，并顯著降低了供電電阻，使ISO功率性能提升4%。
與Intel 3工藝節(jié)點相比，Intel 18A的每瓦性能提高了15%，芯片密度提升了30%。具體來看，Intel 18A在低電壓（<0.65V）和高電壓（>1.1V）下均表現(xiàn)出色。在相同功耗下，其性能比Intel 3提升18%-25%；在相同頻率下，功耗則降低36%-38%。這些改進得益于RibbonFET晶體管、背面供電技術以及前端互聯(lián)優(yōu)化的協(xié)同作用。
在芯片面積縮放和利用率方面，Intel 18A相比Intel 3帶來了最高39%的密度提升（平均約30%），單元利用率也提升了6.5個百分點。此外，PowerVia技術的應用使單元能源利用率提高了8%-10%，并將最壞情況下的固有電阻下降降低了10倍。
Intel 18A還提供了高密度單元庫（160nm）和高性能單元庫（180nm），相比Intel 3的密度提升了30%以上。盡管其M0間距略高于Intel 3，但得益于PowerVia技術的集成，M2間距縮小了30%以上，進一步優(yōu)化了工藝復雜度和成本。
在互連性能方面，Intel 18A顯著降低了通孔電阻。相比Intel 3，其M0/M3/M6層的通孔電阻分別降低了24%、30%和49%，M40-M42層降低了12%，M80-M84層降低了13%。此外，在SRAM縮放方面，Intel 18A的HCC和HDC單元面積分別縮小了23.3%和12.5%。不過，與臺積電N2制程相比，Intel 18A的SRAM密度仍存在一定差距。
英特爾表示，Intel 18A目前已進入風險試產(chǎn)階段，預計將在年底實現(xiàn)大規(guī)模量產(chǎn)，首發(fā)應用于Panther Lake客戶端處理器和Clearwater Forest服務器處理器。盡管英特爾與NVIDIA、博通等合作伙伴已展開基于Intel 18A的芯片測試驗證，但其財務總監(jiān)戴維·津斯納表示，目前該技術對外部客戶的代工規(guī)模尚不顯著。