DIGITIMES Research：TSV 3D IC面臨諸多挑戰(zhàn)

　　2016年將完成多種半導體異質整合水平

　　TSV3DIC技術雖早于2002年由IBM所提出，然而，在前后段IC制造技術水準皆尚未成熟情況下，TSV3DIC技術發(fā)展速度可說是相當緩慢，DIGITIMESResearch分析師柴煥欣分析，直至2007年東芝(Toshiba)將鏡頭與CMOSImageSensor以TSV3DIC技術加以堆棧推出體積更小的鏡頭模塊后，才正式揭開TSV3DIC實用化的序幕。

　　于此同時，全球主要芯片制造商制程技術先后跨入奈米級制程后，各廠商亦警覺到除微縮制程技術將面臨物理極限的挑戰(zhàn)外，研發(fā)時間與研發(fā)成本亦將隨制程技術的進步而上揚，因此，包括IBM、三星電子(SamsungElectronics)、臺積電(TSMC)、英特爾(Intel)、爾必達(Elpida)等芯片制造商皆先后投入TSV3DIC技術研發(fā)。

　　至2011年第4季，三星與爾必達分別推出采TSV3DIC同質整合技術高容量DRAM模塊產(chǎn)品，并已進入送樣階段，臺積電則以28奈米制程采半導體中介層(Interposer)2.5D技術為賽靈思(Xilinx)制作出新一代現(xiàn)場可程序邏輯門陣列(FieldProgrammableGateArray;FBGA)產(chǎn)品。

　　然而，柴煥欣說明，各主要投入TSV3DIC半導體大廠除面對晶圓薄型化、芯片堆棧、散熱處理等相關技術層面的問題外，隨TSV3DIC技術持續(xù)演進并逐漸導入實際制造過程中，前段與后段IC制程皆出現(xiàn)更多隱藏于制造細節(jié)上的問題。

　　加上就整體產(chǎn)業(yè)鏈亦存在從材料、設計，乃至生產(chǎn)程序都尚未訂出共通標準，而晶圓代工業(yè)者與封裝測試業(yè)者亦無法于制程上成功銜接與匯整，都將是造成延誤TSV3DIC技術發(fā)展與市場快速起飛重要原因。

　　綜合各主要芯片制造商技術藍圖規(guī)畫，2011年TSV3DIC是以同質整合的高容量DRAM產(chǎn)品為主，至2014年，除將以多顆DRAM堆棧外，尚會整合一顆中央處理器或應用處理器的異質整合產(chǎn)品。柴煥欣也預估，要至2016年，才有機會達到將DRAM、RF、NANDFlash、CPU等各種不同的半導體組件以TSV3DIC技術整合于同1顆IC之中異質整合水平。