asic ip核 文章 最新資訊
SoC設(shè)計中的IP核保護方法研究
- 對現(xiàn)有主要IP核保護方法的原理和性能進行了研究分析,指出了各種方法的優(yōu)缺點,同時指出了IP核保護方法的發(fā)展方向。 隨著集成電路的規(guī)模依據(jù)摩爾定律不斷呈指數(shù)增長,目前已經(jīng)可以將整個系統(tǒng)集成到一塊單硅芯片上,片上系統(tǒng)(Sys-tem on a Chip, SoC)的概念也應(yīng)運而生。然而對于大型的SoC 來說,無論從設(shè)計的費用、周期還是可靠性來考慮,傳統(tǒng)的設(shè)計方法均已不能滿足需求,因此,基于知識產(chǎn)權(quán)( Intellectual Pro-perty, IP)核復(fù)用的設(shè)計方法也就隨之出現(xiàn)。
- 關(guān)鍵字： 片上系統(tǒng) 知識產(chǎn)權(quán)核 數(shù)字水印 簽名 IP核
IP核互連策略及規(guī)范
- 摘要：IP核有關(guān)標(biāo)準(zhǔn)及IP核互連規(guī)范目前正處于一個發(fā)展的關(guān)鍵時期，受到了業(yè)界的普遍關(guān)注。本文就IP核互連采取的策略進行了分析，對目前幾種使用較多的IP核互連規(guī)范作了介紹。
- 關(guān)鍵字： 片上系統(tǒng)SOC 片上總線（On-ChipBus） IP核 互連策略 互連規(guī)范
ASIC中的異步時序設(shè)計
- 絕大部分的ASIC設(shè)計工程師在實際工作中都會遇到異步設(shè)計的問題，本文針對異步時序產(chǎn)生的問題，介紹了幾種同步的策略，特別是結(jié)繩法和異步FIFO的異步比較法都是比較新穎的方法。
- 關(guān)鍵字： ASIC
如何實現(xiàn)IP核心網(wǎng)的QoS
- NGN作為一個面向未來網(wǎng)絡(luò)業(yè)務(wù)應(yīng)用，基于分組平臺可以同時提供語音、數(shù)據(jù)、多媒體等綜合業(yè)務(wù)的系統(tǒng)，成為各大運營商以及設(shè)備提供商關(guān)注的焦點。 在影響NGN運營模式和運營收益的各種關(guān)鍵因素中，IPQoS特別是核心網(wǎng)的IPQoS，無疑是非常重要的一項。
- 關(guān)鍵字： IP核
3-DES IP核的VerilogHDL設(shè)計
- 首先介紹了3-DES算法的加密/解密原理，在此基礎(chǔ)上，采用流水線技術(shù)，設(shè)計了一種高速的3-DES加/解密IP核，并用VerilogHDL語言描述其中的各個模塊。
- 關(guān)鍵字： IP核 流水線技術(shù) VerilogHDL DES加/解密
碼長可變、糾錯能力可調(diào)的RS碼編碼器設(shè)計
- 目前對RS 編碼器的設(shè)計主要局限于單一碼長和固定糾錯能力的RS 碼編碼器設(shè)計。本文提出的這種碼長可變、糾錯能力可調(diào)的RS 編碼器是把常用的RS (7, 3) 碼、RS (15, 11) 碼、RS (15, 9) 碼在一個編碼電路中實現(xiàn), 把它做成IP 核, 這樣既可以大大地減少了芯片的面積而且給用戶提供了方便,又有很大的選擇空間。該編碼電路采用基于多項式乘法理論GF (2m ) 上的m 位快速有限域乘法的方法, 使電路的編碼速度有了很大的提高。本文設(shè)計的編碼器的最高工作頻率可達到100MHz, 完全滿足無
- 關(guān)鍵字： RS碼編碼器 IP核 糾錯能力
基于FPGA的DDS IP核設(shè)計及仿真
- 以Altera公司的QuartusⅡ7．2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核NiosII，構(gòu)成可編程片上系統(tǒng)(SOPC)，利用極少的硬件資源實現(xiàn)了可重構(gòu)信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用SOPC技術(shù)，在一片F(xiàn)PGA芯片上實現(xiàn)了整個信號源的硬件開發(fā)平臺，達到既簡化電路設(shè)計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
- 關(guān)鍵字： 直接數(shù)字頻率合成 IP核 FPGA
可進化芯片的FPGA接口設(shè)計與實現(xiàn)
- 針對FPGA IP核在可進化可編程系統(tǒng)芯片(SoPC)中嵌入時存在FPGA IP核端口時序控制和位流下載的問題，實現(xiàn)一種適用于可進化SoPC芯片的FPGA接口。該FPGA接口使用異步FIFO、雙口RAM的結(jié)構(gòu)和可擴展的讀/寫命令傳輸方式來實現(xiàn)FPGA IP核與系統(tǒng)的異步通信。嵌入式CPU可以通過FPGA接口實現(xiàn)FPGA IP核的片內(nèi)位流配置。FPGA接口中的硬件隨機數(shù)發(fā)生器實現(xiàn)進化算法的硬件加速。
- 關(guān)鍵字： IP核 SOPC 片內(nèi)位流配置
基于FPGA 的二維提升小波變換IP核設(shè)計
- 提出了一種高效并行的二維離散提升小波(DWT)變換結(jié)構(gòu)，該結(jié)構(gòu)只需要7 行數(shù)據(jù)緩存，即可實現(xiàn)行和列方向同時進行濾波變換。
- 關(guān)鍵字： 小波變換 數(shù)據(jù)緩存 FPGA IP核
基于NIOS Ⅱ軟核處理器的的UART通信的實現(xiàn)
- NIOS ⅡI軟核處理器具有可裁減,配置靈活等優(yōu)點。在實際使用中,可根據(jù)需求,構(gòu)建最合適的處理器系統(tǒng)及外部接口而無需更改硬件電路或增加擴展芯片。它提供完備的數(shù)據(jù)通信協(xié)議,用戶只需要使用相關(guān)的IP核即可得到所需的接口。針對這些特點,本文介紹了基于NIOS II軟核處理器的異步串行通信的實現(xiàn)方法,講述了如何采用SOPC Builder定制UART（異步串行收發(fā)器）IP核,重點討論了在NIOS II集成開發(fā)環(huán)境下的幾種編程方法。
- 關(guān)鍵字： NiosII IP核 SoPCBuilder
asic ip核介紹
您好，目前還沒有人創(chuàng)建詞條asic ip核!
歡迎您創(chuàng)建該詞條，闡述對asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。 創(chuàng)建詞條
asic ip核電路
asic ip核相關(guān)帖子
asic ip核資料下載
asic ip核專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473