新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > SoC設(shè)計(jì)中的IP核保護(hù)方法研究

SoC設(shè)計(jì)中的IP核保護(hù)方法研究

作者: 時(shí)間:2017-06-06 來(lái)源:網(wǎng)絡(luò) 收藏
對(duì)現(xiàn)有主要IP核保護(hù)方法的原理和性能進(jìn)行了研究分析,指出了各種方法的優(yōu)缺點(diǎn),同時(shí)指出了IP核|3">保護(hù)方法的發(fā)展方向。 隨著集成電路的規(guī)模依據(jù)摩爾定律不斷呈指數(shù)增長(zhǎng),目前已經(jīng)可以將整個(gè)系統(tǒng)集成到一塊單硅芯片上,(Sys-tem on a Chip, SoC)的概念也應(yīng)運(yùn)而生。然而對(duì)于大型的SoC 來(lái)說(shuō),無(wú)論從設(shè)計(jì)的費(fèi)用、周期還是可靠性來(lái)考慮,傳統(tǒng)的設(shè)計(jì)方法均已不能滿足需求,因此,基于知識(shí)產(chǎn)權(quán)( Intellectual Pro-perty, IP)核復(fù)用的設(shè)計(jì)方法也就隨之出現(xiàn)。
點(diǎn)擊此處下載


評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉