- 6月19日，半導體IP供應商CAST公司宣布對其提供的JPEG編碼器IP核進行功能及性能優(yōu)化。 系統(tǒng)設計師現(xiàn)在有兩 ...
- 關鍵字：
JPEG 編碼器 IP核 性能優(yōu)化
- ASIC是英文的Application Specific Integrated Circuits縮寫，即專用集成電路，是指應特定用戶要求和特定電子系統(tǒng)的需要而設計、制造的集成電路。目前用CPLD(復雜可編程邏輯器件)和FPGA(現(xiàn)場可編程邏輯陣列)來進行AS
- 關鍵字：
FPGA ASIC 比較
- 電子產品世界,為電子工程師提供全面的電子產品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
- 關鍵字：
DSP ASIC RISC FPGA SoC
- 0引言統(tǒng)一潮流控制器(UnifiedPowerFlowCon-troller，簡稱UPFC)是一種可以較大范圍地控制電流使之按指定路...
- 關鍵字：
Avalon總線 UPFC控制器 IP核
- 定制微電子服務提供商---泰克元件解決方案公司(Tektronix Component Solutions)日前宣布，與領先的供應鏈集成商(aggregator)-- MOSIS公司就幫助客戶開發(fā)完整的高性能ASIC解決方案，同時降低早期ASIC開發(fā)成本達成協(xié)議。
- 關鍵字：
泰克 MOSIS ASIC
- 目前的電子產品市場競爭非常激烈，廠商都希望能在最短時間內將新產品推出市場，以致子系統(tǒng)的設計周期越縮越...
- 關鍵字：
FPGA ASIC 電源管理
- 1 引言 隨著半導體工藝的發(fā)展，片上系統(tǒng)SOC已成為當今一種主流技術?；贗P復用的SOC設計是通過用戶自定義邏輯(UDL)和連線將IP核整合為一個系統(tǒng)，提高了設計效率，加快了設計過程，縮短了產品上市時間。但是隨著設
- 關鍵字：
BIST IP核 測試 方案設計
- 今天的高性能ASIC和微處理器芯片消耗的功率可超過150瓦。對于1 V1.5 V的供電電壓，這些器件所需要的電流可輕易超過100 A。通過采用多相直流/直流轉換器，為此類器件供電的任務可變得更容易處理。 目前，可擴展控制器
- 關鍵字：
電路 介紹 電源 供電 微處理器 芯片 ASIC
- 解本土IC設計之“渴”
近來中國IC市場的最重磅新聞要屬大小“M”——臺灣聯(lián)發(fā)科(MTK)和晨星半導體(MStar)宣布合并?！癕兄弟”的聯(lián)手對已跨入“1億美元俱樂部”的少數(shù)剛崛起的大陸本土IC設計公司帶來很大的競爭壓力，而原本就缺資金、缺平臺、缺資源的本土小型和微型IC廠商的生存空間更加令人堪憂。
正如富士通半導體ASIC/COT業(yè)務市場部副經(jīng)理劉哲女士在不久前閉幕的&
- 關鍵字：
IC 富士通 半導體 ASIC/COT
- 今天的高性能ASIC和微處理器芯片消耗的功率可超過150瓦。對于1 V1.5 V的供電電壓，這些器件所需要的電流可輕易超過100 A。通過采用多相直流/直流轉換器，為此類器件供電的任務可變得更容易處理。 目前，可擴展控制器
- 關鍵字：
介紹 應用 實例 電源 供電 微處理器 芯片 ASIC
- 摘要：ISOFACE產品家族能以智能化方式解決大多數(shù)工業(yè)自動化系統(tǒng)所面臨的共同挑戰(zhàn)，譬如，可編程邏輯控制器(PLC)、驅動器、工業(yè)PC、機器人系統(tǒng)、分布式控制系統(tǒng)、樓宇控制系統(tǒng)、普通控制設備和傳感器輸入模組。
- 關鍵字：
工業(yè)自動化 ISOFACE ASIC 201206
- 摘要：以Altera公司的QuartusⅡ7．2作為開發(fā)工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟
- 關鍵字：
FPGA DDS IP核
- 對于利用LabVIEW FPGA實現(xiàn)RIO目標平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設計構建適合其應用的、可復用且可擴展的代碼模塊?；谝呀?jīng)驗證的設計進行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應
- 關鍵字：
LabVIEW FPGA IP核 模塊設計
- 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司 (NASDAQ: CDNS)，日前宣布Nufront(新岸線)的NS115芯片組采用了Cadence可配置的DDR3/3L/LPDDR2存儲控制器與硬化PHY IP核，應用于其雙核ARM Cortex –A9移動應用處理器。TSMC 40LP工藝， 32位DDR3/LPDDR2接口的數(shù)據(jù)傳輸速率最高可達800Mbps，并能提供對超薄筆記本、平板電腦和智能手機等產品至關重要的基于數(shù)據(jù)流量的自動功耗管理。 Cadence 的DDR3/3L/LPDDR2 IP
- 關鍵字：
Cadence DDR2 IP核
- Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)結構的處理器IP核。它的前 ...
- 關鍵字：
Leon2 處理器 IP核
asic ip核介紹
您好，目前還沒有人創(chuàng)建詞條asic ip核!
歡迎您創(chuàng)建該詞條，闡述對asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
