asic ip核文章最新資訊

一種紅外解碼IP核在SoPC系統(tǒng)中的設(shè)計(jì)與實(shí)現(xiàn)

0 引言紅外通信作為一種簡(jiǎn)便的無(wú)線通信技術(shù)在電子設(shè)備中具有廣泛的應(yīng)用。它的主要優(yōu)點(diǎn)是無(wú)需專門申請(qǐng)?zhí)囟l率的使用執(zhí)照;具有移動(dòng)通信設(shè)備所必需的體積小，功率低的特點(diǎn);傳輸速率適合家庭和辦公室使用的網(wǎng)絡(luò);信號(hào)無(wú)干
關(guān)鍵字： SoPC 紅外解碼 IP核系統(tǒng)

GPIB控制器軟件的IP核設(shè)計(jì)

隨著網(wǎng)絡(luò)技術(shù)與通信技術(shù)的高速發(fā)展，測(cè)試儀器和測(cè)試技術(shù)發(fā)生了革命性變化，“網(wǎng)絡(luò)就是儀器”確切地概括了測(cè)試儀器間的網(wǎng)絡(luò)化發(fā)展趨勢(shì)。組建網(wǎng)絡(luò)化測(cè)試系統(tǒng)不僅能實(shí)現(xiàn)資源共享，而且組建系統(tǒng)方便，還可提高
關(guān)鍵字： GPIB 控制器 IP核軟件

AES加解密算法IP核的設(shè)計(jì)與實(shí)現(xiàn)

計(jì)算機(jī)科學(xué)技術(shù)中的數(shù)據(jù)加密是信息安全的重要手段。Rijndael加密算法由比利時(shí)密碼學(xué)家JoanDaemen和VincentRijmen發(fā)明的一種迭代型分組加密算法，2000年被確定為美高級(jí)加密標(biāo)準(zhǔn)AES的最終算法。本文通過對(duì)AES算法的流程
關(guān)鍵字： AES 加解密 IP核算法

ASIC都去哪兒了？

上周在看了我的朋友Dave Jones拆解一臺(tái)舊的Fluke 91 ScopeMeter DSO(數(shù)字采樣示波器)的視頻時(shí)，我突然發(fā)現(xiàn)，這款有20年歷史的測(cè)試設(shè)備標(biāo)志著ASIC設(shè)計(jì)歷時(shí)10年的衰落正開始顯著加速。
關(guān)鍵字：賽靈思 ASIC ASSP ARM

基于SOPC的異步串行通信IP核設(shè)計(jì)

隨著嵌入式技術(shù)的發(fā)展，基于SoPC技術(shù)的嵌入式系統(tǒng)所具有的軟硬件可裁減、可擴(kuò)充、可升級(jí)以及可在線修改的特點(diǎn)越來越受到人們的重視。SoPC系統(tǒng)通常具有以下基本特征：采用大容量可編程邏輯器件來實(shí)現(xiàn)，單芯片、低功耗
關(guān)鍵字： SOPC IP核異步串行通信

富士通半導(dǎo)體獲海思半導(dǎo)體策略ASIC合作

　　富士通半導(dǎo)體(上海)有限公司于日前宣布其獲得海思半導(dǎo)體策略ASIC合作伙伴榮譽(yù)。富士通的高速IP解決方案和ASIC設(shè)計(jì)服務(wù)，是海思授予其這一榮譽(yù)的關(guān)鍵所在。　　由于不斷升級(jí)的處理速度和越來越復(fù)雜的調(diào)制解調(diào)算法，現(xiàn)代通信芯片往往會(huì)集成數(shù)億個(gè)同時(shí)工作的晶體管和超高速的模擬互聯(lián)IP。而在這樣的芯片上，領(lǐng)先工藝所帶來的物理設(shè)計(jì)收斂會(huì)變得越來越困難，片上巨大規(guī)模的數(shù)字電路對(duì)超高速模擬IP的串?dāng)_也變得越來越明顯，如何在很短的設(shè)計(jì)周期內(nèi)去盡可能的定義和優(yōu)化全芯片的低功耗策略，如何協(xié)同考慮封裝設(shè)計(jì)來包容超高的功耗
關(guān)鍵字：富士通 ASIC 半導(dǎo)體

基于SOPC的觸控屏控制器IP核設(shè)計(jì)

可編程片上系統(tǒng)（SOPC）是一種特殊的嵌入式系統(tǒng)，它設(shè)計(jì)方式靈活，具備軟硬件在系統(tǒng)可編程功能。SOPC在設(shè)計(jì)上...
關(guān)鍵字： SOPC 觸控屏控制器 IP核

中國(guó)汽車半導(dǎo)體市場(chǎng)年末反彈

　　據(jù)IHS iSuppli公司的中國(guó)研究報(bào)告，盡管需求比前幾年放緩，但2012年中國(guó)汽車半導(dǎo)體市場(chǎng)仍有望強(qiáng)勁增長(zhǎng)9.7%。政府激勵(lì)措施在第四季度促進(jìn)了中國(guó)汽車市場(chǎng)的增長(zhǎng)。　　今年中國(guó)汽車半導(dǎo)體市場(chǎng)營(yíng)業(yè)收入預(yù)計(jì)達(dá)到41億美元，高于2011年的38億美元。明年，中國(guó)總體汽車半導(dǎo)體營(yíng)業(yè)收入將增長(zhǎng)12%，達(dá)到46億美元。2011-2016年，中國(guó)汽車半導(dǎo)體市場(chǎng)的復(fù)合年度增長(zhǎng)率將達(dá)11%，如圖所示。　　 ? 　　圖：中國(guó)汽車半導(dǎo)體市場(chǎng)營(yíng)業(yè)收入預(yù)測(cè) 　　這種增長(zhǎng)令人鼓舞。中國(guó)消費(fèi)者要求汽
關(guān)鍵字：汽車半導(dǎo)體 ASIC

基于UART的智能卡接口IP核設(shè)計(jì)

分析了UART核的結(jié)構(gòu)和智能卡的傳輸協(xié)議，提出一種基于UART核的智能卡接口IP核的設(shè)計(jì)。該設(shè)計(jì)以成熟的UART核為基礎(chǔ)，無(wú)需編寫異步串口的時(shí)序與接口邏輯，僅在串口核中增加收發(fā)緩沖器和協(xié)議處理等模塊，減少了工作量并縮短了開發(fā)周期。最后對(duì)所設(shè)計(jì)的IP核進(jìn)行仿真和實(shí)際測(cè)試，結(jié)果表明該IP核設(shè)計(jì)正確，運(yùn)行穩(wěn)定，適合在多卡系統(tǒng)中應(yīng)用。
關(guān)鍵字： UART IP核智能卡接口

Cadence合成技術(shù)為Renesas微系統(tǒng)公司加快生產(chǎn)時(shí)間

全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè) Cadence 設(shè)計(jì)系統(tǒng)公司 (NASDAQ:CDNS) 日前宣布 Renesas 微系統(tǒng)有限公司已采用 Cadence? Encounter? RTL Compiler 用于綜合實(shí)現(xiàn)，尤其是將復(fù)雜 ASIC 設(shè)計(jì)的芯片利用率提高了 15%，面積減少了 8.4%，加速了實(shí)現(xiàn)周期并降低了成本。
關(guān)鍵字： Cadence Renesas 微系統(tǒng) ASIC

基于IP核技術(shù)的SoC設(shè)計(jì)

1概述

隨著集成電路(Integrated Circuit,IC)設(shè)計(jì)技術(shù)和工藝水平進(jìn)入超深亞微米,集成電路規(guī)模越來越大,芯片設(shè)計(jì)規(guī)模和設(shè)計(jì)復(fù)雜度也急劇提高,工藝流程呈現(xiàn)專業(yè)化,EDA設(shè)計(jì)逐步發(fā)展和完善。九十年代出現(xiàn)了SoC芯片,即可
關(guān)鍵字： SoC IP核

基于DDS IP核及Nios II的可重構(gòu)信號(hào)源設(shè)計(jì)

SOPC(System on a Programmable Chip，片上可編程系統(tǒng))是Altera公司提出的一種靈活、高效的SOC解決方案。它將處理器、存儲(chǔ)器、I／O接口、LVDS、CDR等系統(tǒng)設(shè)計(jì)需要的功能模塊集成到一個(gè)可編程邏輯器件上，構(gòu)建一個(gè)可
關(guān)鍵字： Nios DDS IP核可重構(gòu)

超低噪聲混合信號(hào)芯片助力醫(yī)療CT性能顯著提升

　　2012年11月14日，奧地利微電子宣布開始供應(yīng)新款高集成ASIC，在較低的X射線劑量下，幫助西門子新型計(jì)算機(jī)斷層掃描(CT)光探測(cè)器模塊提供更高分辨率的圖像。奧地利微電子公司是全球領(lǐng)先的高性能模擬IC和傳感器解決方案的設(shè)計(jì)者及制造商，專為消費(fèi)通信、醫(yī)療電子、汽車應(yīng)用行業(yè)服務(wù)。　　作為西門子新型Stellar CT光探測(cè)器模塊的組成部分，奧地利微電子的ASIC可捕捉并數(shù)字化病人身體的圖像。它在一個(gè)層疊骰子型(3D集成式)配置結(jié)構(gòu)內(nèi)，將一個(gè)高分辨率光電二極管同一個(gè)低噪聲模數(shù)轉(zhuǎn)換器(ADC)整合在了一
關(guān)鍵字：西門子 ASIC CT

基于IP核的FIR低通濾波器的設(shè)計(jì)與實(shí)現(xiàn)

0.引言

FIR（Finite Impulse Response，有限沖擊響應(yīng)）數(shù)字濾波器具有穩(wěn)定性高、可以實(shí)現(xiàn)線性相位等優(yōu)點(diǎn)，廣泛被應(yīng)用于信號(hào)檢測(cè)與處理等領(lǐng)域[1,2]。由于FPGA（Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列）
關(guān)鍵字： FIR IP核低通濾波器

基于IP核的FPGA 設(shè)計(jì)方法

幾年前設(shè)計(jì)專用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計(jì)工程師的事, 隨著硅的集成度不斷提高,百萬(wàn)門的ASIC 已不難實(shí)現(xiàn), 系統(tǒng)制造公司的設(shè)計(jì)人員正越來越多地采用ASIC 技術(shù)集成系統(tǒng)級(jí)功能(System L evel In tegrete - SL
關(guān)鍵字： FPGA IP核設(shè)計(jì)方法