- 摘要：ISOFACE產(chǎn)品家族能以智能化方式解決大多數(shù)工業(yè)自動化系統(tǒng)所面臨的共同挑戰(zhàn)，譬如，可編程邏輯控制器(PLC)、驅動器、工業(yè)PC、機器人系統(tǒng)、分布式控制系統(tǒng)、樓宇控制系統(tǒng)、普通控制設備和傳感器輸入模組。
- 關鍵字：
工業(yè)自動化 ISOFACE ASIC 201206
- 摘要：以Altera公司的QuartusⅡ7．2作為開發(fā)工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結合32位嵌入式CPU軟
- 關鍵字：
FPGA DDS IP核
- 對于利用LabVIEW FPGA實現(xiàn)RIO目標平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設計構建適合其應用的、可復用且可擴展的代碼模塊?；谝呀?jīng)驗證的設計進行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應
- 關鍵字：
LabVIEW FPGA IP核 模塊設計
- 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司 (NASDAQ: CDNS)，日前宣布Nufront(新岸線)的NS115芯片組采用了Cadence可配置的DDR3/3L/LPDDR2存儲控制器與硬化PHY IP核，應用于其雙核ARM Cortex –A9移動應用處理器。TSMC 40LP工藝， 32位DDR3/LPDDR2接口的數(shù)據(jù)傳輸速率最高可達800Mbps，并能提供對超薄筆記本、平板電腦和智能手機等產(chǎn)品至關重要的基于數(shù)據(jù)流量的自動功耗管理。 Cadence 的DDR3/3L/LPDDR2 IP
- 關鍵字：
Cadence DDR2 IP核
- Leon2是GaislerResearch公司于2003年研制完成的一款32位、符合IEEE-1754(SPARCVS)結構的處理器IP核。它的前 ...
- 關鍵字：
Leon2 處理器 IP核
- Cosmic Circuits，領先的差異化模擬和混合信號IP核提供商，宣布開發(fā)MIPI D-PHY、MIPI M-PHY、USB2.0、USB3.0、PCI Express和HDMI IPs標準的28納米和20納米IP核。Cosmic Circuits也正在開發(fā)這些標準的控制器解決方案，以便為客戶提供完整的解決方案。
Cosmic Circuits提供差異化混合信號IP核的廣泛組合，提供的產(chǎn)品大致分為兩類：AMS(模擬和混合信號)IP核和連接(接口)IP核。Cosmic Circuits的AM
- 關鍵字：
半導體 IP核
- 汽車設計師不斷需要能提供比傳統(tǒng)的位置感應技術更高性能和更具靈活性的器件。而且這些器件還要通用，能適...
- 關鍵字：
傳感技術 ASIC 電子器件
- 采用先進半導體工藝，結構化ASIC平臺可以提供更多經(jīng)預定義、預驗證和預擴散的金屬層，并支持各種存儲器接口，能簡化接口設計和時序問題。本文詳細介紹了結構化ASIC平臺的這些特點和性能。 最新的ASIC設計架構能夠大大
- 關鍵字：
ASIC 架構 對比分析
- 結構化專用集成電路(structured ASIC)對設計工程師而言還是一個新名詞，然而目前已經(jīng)有多家公司正計劃涉足這一領域?？焖俟杞鉀Q方案平臺(ISSP)是一種結構化ASIC解決方案，該技術適合于高速ASIC設計，這是因為ISSP可以
- 關鍵字：
ISSP ASIC 方案
- ASIC與ARM的“強手聯(lián)合”,引言嵌入式世界的范圍和概念極其廣泛，可以從ASIC到MCU，而ASIC是有著巨大的潛力和創(chuàng)新力的一種技術，盡管它的設計非常昂貴，并且所需世界要花費數(shù)年，但這依然不影響它的巨大市場潛力。相比而言，單片機方案就便宜得
- 關鍵字：
聯(lián)合 強手 ARM ASIC
- 摘要：星載計算機系統(tǒng)處于空間輻照環(huán)境中，可能會受到單粒子翻轉的影響而出錯，三模冗余就是一種對單粒子翻轉有效的容錯技術。通過對三模冗余加固電路特點的分析，提出了在ASIC設計中實現(xiàn)三模冗余的2種方法。其一是通
- 關鍵字：
方法 實現(xiàn) 設計 ASIC 余在
- 引言隨著半導體技術的發(fā)展,深亞微米工藝加工技術允許開發(fā)上百萬門級的單芯片，已能夠將系統(tǒng)級設計集成...
- 關鍵字：
SoC設 IP核 接口技術
- 使用新SRAM工藝實現(xiàn)嵌入式ASIC和SoC的存儲器設計,基于傳統(tǒng)六晶體管(6T)存儲單元的靜態(tài)RAM存儲器塊一直是許多嵌入式設計中使用ASIC/SoC實現(xiàn)的開發(fā)人員所采用的利器，因為這種存儲器結構非常適合主流的CMOS工藝流程，不需要增添任何額外的工藝步驟。如圖1a中所示的那樣
- 關鍵字：
SoC 存儲器 設計 ASIC 嵌入式 SRAM 工藝 實現(xiàn) 使用
- 引言隨著半導體技術的發(fā)展,深亞微米工藝加工技術允許開發(fā)上百萬門級的單芯片，已能夠將系統(tǒng)級設計...
- 關鍵字：
IP核 SoC 接口技術
- FPGA入門知識，什么是FPGA？FPGA是英文Field Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領域中的一種半定制電路
- 關鍵字：
fpga ASIC 什么意思
asic ip核介紹
您好，目前還沒有人創(chuàng)建詞條asic ip核!
歡迎您創(chuàng)建該詞條，闡述對asic ip核的理解，并與今后在此搜索asic ip核的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
