燦芯半導(dǎo)體推出PCIe 4.0 PHY IP

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體（上海）股份有限公司（燦芯股份，688691）宣布推出基于28HKC+ 0.9V/1.8V平臺(tái)的PCIe 4.0 PHY IP。該PHY IP符合PCIe 4.0規(guī)范的要求，支持PIPE 4.4.1/5.2接口及2.5Gbps至16Gbps的數(shù)據(jù)傳輸速率，全面覆蓋PCIe Gen4.0/3.0/2.0/1.0標(biāo)準(zhǔn)，并兼容Rapid IO、JESD204B/C、USB3.2/3.1/3.0、10GBASE-R/KR等其他協(xié)議。憑借其優(yōu)越的性能和低功耗特性，該PCIe 4.0 IP可廣泛應(yīng)用于基于RISC-V內(nèi)核的芯片定制、人工智能與機(jī)器學(xué)習(xí)、高性能計(jì)算、邊緣計(jì)算、5G通信基站、通信與網(wǎng)絡(luò)設(shè)備、智能圖像處理、AR/VR，以及汽車電子中的輔助駕駛和智能座艙等應(yīng)用場(chǎng)景，滿足高速數(shù)據(jù)傳輸、低功耗設(shè)計(jì)中的高性能需求。

燦芯半導(dǎo)體此次發(fā)布的PCIe 4.0 IP在不同應(yīng)用中具有靈活配置的能力，可以通過(guò)并行或級(jí)聯(lián)的雙重鎖相環(huán)來(lái)實(shí)現(xiàn)；同時(shí)，通用高速LC-PLL時(shí)鐘生成模塊可根據(jù)抖動(dòng)需求為8+通道提供時(shí)鐘支持，從而實(shí)現(xiàn)1x、2x、4x、8x等靈活的宏配置。另外，在數(shù)據(jù)通道中使用獨(dú)立鎖相環(huán)，可提高能效，并允許其在不同協(xié)議中進(jìn)行單獨(dú)配置。該PCIe 4.0 IP在數(shù)據(jù)傳輸和接收過(guò)程中進(jìn)行時(shí)鐘和模擬前端（AFE）偏移校準(zhǔn)，不會(huì)中斷，有處理大頻率偏移的能力；可配置不同的數(shù)據(jù)寬度，如8位、16位、20位、32位、40位等，且支持高覆蓋率全速內(nèi)置自檢（BIST）及環(huán)回測(cè)試。這些特性表明該IP適用于多種應(yīng)用場(chǎng)景，提供高效、靈活和精確的時(shí)鐘及數(shù)據(jù)校準(zhǔn)，確保數(shù)據(jù)傳輸?shù)?/span>可靠性和穩(wěn)定性。

目前，該IP已成功流片，并順利通過(guò)芯片級(jí)的功能測(cè)試和性能測(cè)試，各項(xiàng)指標(biāo)均達(dá)到預(yù)期標(biāo)準(zhǔn)，已實(shí)現(xiàn)客戶的量產(chǎn)交付。