1nm，在路上了

據(jù)悉，IBM 正尋求與日本 Rapidus 公司建立長期合作伙伴關(guān)系，共同開發(fā) 1 納米以下芯片。在 2 納米合作的基礎(chǔ)上，IBM 已向 Rapidus 位于北海道的工廠派遣工程師，標(biāo)志著兩家公司在追求下一代半導(dǎo)體生產(chǎn)以及日本加大對芯片創(chuàng)新投資的背景下，雙方的合作關(guān)系將更加深入。

報道稱，IBM 半導(dǎo)體研發(fā)部門總經(jīng)理 Mukesh Khare 表示，IBM 希望與 Rapidus 建立長期合作伙伴關(guān)系，共同推進(jìn)下一代半導(dǎo)體技術(shù)。除了目前在 2nm 芯片量產(chǎn)方面的合作外，IBM 還希望與 Rapidus 繼續(xù)在更先進(jìn)的工藝節(jié)點上開展合作。

報道指出，IBM 計劃在未來幾年內(nèi)開發(fā)出 1 納米以下的半導(dǎo)體技術(shù)，而 Rapidus 未來可能承擔(dān)該芯片的量產(chǎn)任務(wù)。Khare 證實，IBM 已向 Rapidus 位于北海道的工廠派遣了約 10 名工程師，并強(qiáng)調(diào)公司將全力支持 Rapidus 在 2027 年前成功實現(xiàn) 2 納米芯片的生產(chǎn)。

IBM 與日本半導(dǎo)體公司 Rapidus 擴(kuò)大了合作，以開發(fā)量產(chǎn)技術(shù)，重點關(guān)注 2nm 代半導(dǎo)體。該合作伙伴關(guān)系于 2024 年 6 月宣布，旨在支持日本新能源和工業(yè)技術(shù)發(fā)展組織 (NEDO) 的項目，該項目旨在推進(jìn)下一代半導(dǎo)體的芯片和封裝設(shè)計。

到 2024 年 12 月，雙方合作取得了一個重要的里程碑，創(chuàng)造了一種名為「選擇性層縮減」（Selective Layer Reduction）的全新芯片構(gòu)造方法。該工藝能夠?qū)崿F(xiàn)具有多閾值電壓（Multi-Vt）的納米片環(huán)柵晶體管的持續(xù)生產(chǎn)。這項創(chuàng)新有助于實現(xiàn)更節(jié)能、更復(fù)雜的計算，這對于將 2 納米晶體管規(guī)?；搅慨a(chǎn)水平至關(guān)重要。

當(dāng)前的芯片制造霸主臺積電計劃 2030 年實現(xiàn) 1nm（A10 節(jié)點）的量產(chǎn)，并計劃在單個封裝內(nèi)集成超過 1 萬億個晶體管。1nm 工藝將服務(wù)于 AI、量子計算、自動駕駛等高性能領(lǐng)域，滿足超低功耗和高算力需求。

臺積電計劃 2025 年量產(chǎn) 2nm，2027 年進(jìn)入 1.4nm（A14 節(jié)點），且資本投入遠(yuǎn)超三星（2025 年預(yù)計 380~420 億美元）。

高昂的成本是所有半導(dǎo)體制造商繞不去的一道坎，2025 年臺積電資本支出預(yù)算達(dá) 380-420 億美元，同比增長 40%，其中 171 億美元專門用于先進(jìn)制程和封裝技術(shù)升級。遠(yuǎn)遠(yuǎn)超過了此前的工藝成本，而臺積電的 3nm 和 5nm 工廠的建設(shè)資金則大約為 200 億美元。

High-NA EUV 光刻的高昂價格也是成本增加的一個重要因素。今年年初 ASML 和 Imec 宣布建立了一項為期五年的合作伙伴關(guān)系，旨在使 Imec 的研究人員和開發(fā)人員能夠使用 ASML 的最新工具。

報道指出，此舉專注于 2nm 以下工藝技術(shù)，這些技術(shù)將需要 ASML 最新的光刻技術(shù)（包括高數(shù)值孔徑）、計量和檢測工具。Imec 將確保來自學(xué)術(shù)界和各公司的工程師擁有用于研究的最新設(shè)備，而 ASML 將確保其工具被整合到尖端工藝技術(shù)中。

根據(jù)該合作伙伴關(guān)系，Imec 將獲得 ASML 全面的先進(jìn)晶圓制造設(shè)備 (WFE)，包括頂級 Twinscan NXT (DUV)、Twinscan NXE（具有 0.33 數(shù)值孔徑光學(xué)器件的 Low NA EUV 工具）和 Twinscan EXE（具有 0.55 數(shù)值孔徑光學(xué)器件的高 HighNA EUV 工具）光刻系統(tǒng)。此外，Imec 將在其設(shè)施中整合 ASML 的 YieldStar 光學(xué)計量解決方案和 HMI 的單光束和多光束檢測工具。

這些工具將安裝在比利時 Imec 的試驗線上，并納入歐盟和 Flemish 資助的 NanoIC 試驗線。

ASML 的最新一代設(shè)備將用于開發(fā)下一代半導(dǎo)體生產(chǎn)技術(shù)，特別是 2nm 以下的制造技術(shù)。人們認(rèn)為，為了在 2nm 以下的制造節(jié)點上實現(xiàn)高效制造，光刻工具必須支持單次曝光 8nm 的分辨率，而這只有 High-NA EUV 工具才能實現(xiàn)。然而，每臺 High-NA EUV 系統(tǒng)的成本高達(dá) 3.5 億美元，這使得新玩家或研究人員無法獲得。

ASML 和 Imec 的研究人員之前主要在位于荷蘭費爾德霍芬的 ASML 專用研究設(shè)施中使用高 NA（0.55 NA EUV）工具。ASML 在其自己的場地安裝了這些第一代 High NA EUV 機(jī)器，用于初步測試、評估以及與 Imec 和其他合作伙伴的合作研究。

作為全球領(lǐng)先的半導(dǎo)體制造商之一，三星一直在半導(dǎo)體技術(shù)領(lǐng)域保持著領(lǐng)先地位。為了實現(xiàn) 1nm 芯片的量產(chǎn)，三星在技術(shù)研發(fā)和工藝優(yōu)化方面做出了大量努力。首先，三星引入了「Gate-All-Around（GAA）」電流控制技術(shù)，這一技術(shù)能顯著降低晶體管的漏電流，提升芯片的功率效率。其次，三星在光刻技術(shù)方面也取得了顯著進(jìn)展，成功實現(xiàn)了多次曝光和精準(zhǔn)定位等關(guān)鍵技術(shù)。此外，三星還在新材料、新工藝等方面進(jìn)行了大量研究，為 1nm 芯片的量產(chǎn)提供了有力支持。