針對(duì)BGA封裝可編程邏輯器件設(shè)計(jì)的低成本布板技術(shù)
作者：
時(shí)間：2010-09-29
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
設(shè)計(jì)規(guī)則
設(shè)計(jì)規(guī)則影響了制造良率和性能。當(dāng)采用更激進(jìn)的設(shè)計(jì)規(guī)則時(shí)會(huì)增加制造成本。設(shè)計(jì)規(guī)則的兩個(gè)示例如下。這兩個(gè)設(shè)計(jì)規(guī)則示例使用了8x8mm，0.5mm間距，132球型csBGA封裝的萊迪思MachXO PLD(LCMXO640-M132/MN132)。在每個(gè)示例中，MachXO PLD放在一塊4層的疊層電路板上。請(qǐng)注意，例1采用了比例2更激進(jìn)的設(shè)計(jì)規(guī)則。因此，為滿(mǎn)足第一個(gè)示例中設(shè)計(jì)規(guī)則的印刷電路板成本將超過(guò)第二個(gè)示例中的電路板。
大多數(shù)的PLD供應(yīng)商提供設(shè)計(jì)規(guī)則，如下面表格所示。這些設(shè)計(jì)規(guī)則有助于降低制造成本，而且得到大多數(shù)印刷電路板制造商的支持。
表1：萊迪思半導(dǎo)體推薦的針對(duì)不同引腳間距封裝的SMD焊盤(pán)
表2：萊迪思半導(dǎo)體推薦的針對(duì)0.8mm引腳間距caBGA封裝的MachXO和ispMach4000ZE器件的設(shè)計(jì)規(guī)則
評(píng)論