fsp:fpga-pcb 文章最新資訊

英特爾FPGA 支持阿里云的加速即服務(wù)

　　今天，英特爾?宣布英特爾現(xiàn)場(chǎng)可編程門陣列 (FPGA) 為阿里巴巴集團(tuán)的云計(jì)算部門—阿里云的加速即服務(wù)(Acceleration-as-a-Service)提供支持。加速服務(wù)可通過(guò)阿里云網(wǎng)站提供，支持客戶在云中開發(fā)與部署加速器解決方案，以便應(yīng)用到人工智能推理、視頻流分析、數(shù)據(jù)庫(kù)加速和需要密集型計(jì)算的其他領(lǐng)域?！　∮⑻貭?nbsp;FPGA 支持的加速即服務(wù)也被稱作阿里云 F1 實(shí)例，支持用戶通過(guò)即購(gòu)即用的模式獲得云加速服務(wù)，從而節(jié)省前期的硬件投資。　　
關(guān)鍵字：英特爾 FPGA

EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用詳解

　　摘要：eda技術(shù)是現(xiàn)代電子設(shè)計(jì)技術(shù)的核心，它在現(xiàn)代集成電路設(shè)計(jì)中占據(jù)重要地位。隨著深亞微米與超深亞微米技術(shù)的迅速發(fā)展，fpga設(shè)計(jì)越來(lái)越多地采用基于vhdl的設(shè)計(jì)方法及先進(jìn)的eda工具。本文詳細(xì)闡述了eda技術(shù)與fpga設(shè)計(jì)應(yīng)用?！　￡P(guān)鍵詞：電子設(shè)計(jì)自動(dòng)化;現(xiàn)場(chǎng)可編程門陣列;復(fù)雜可編程邏輯器件;專用集成電路;知識(shí)產(chǎn)權(quán);甚高速集成電路硬件描述語(yǔ)言　　引言　　---21世紀(jì)是電子信息產(chǎn)業(yè)主導(dǎo)的知識(shí)經(jīng)濟(jì)時(shí)代，信息領(lǐng)域正在發(fā)生一場(chǎng)巨大變革，其先導(dǎo)力量和決定性因素正是微電子集成電路。硅片技術(shù)的日益成
關(guān)鍵字： EDA FPGA

PCB設(shè)計(jì)布通率及設(shè)計(jì)效率技巧

　　PCB布線設(shè)計(jì)中，對(duì)于布通率的的提高有一套完整的方法，在此，我們?yōu)榇蠹姨峁┨岣逷CB設(shè)計(jì)布通率以及設(shè)計(jì)效率的有效技巧，不僅能為客戶節(jié)省項(xiàng)目開發(fā)周期，還能最大限度的保證設(shè)計(jì)成品的質(zhì)量?！　?、確定PCB的層數(shù)　　電路板尺寸和布線層數(shù)需要在設(shè)計(jì)初期確定。如果設(shè)計(jì)要求使用高密度球柵數(shù)組(BGA)組件，就必須考慮這些器件布線所需要的最少布線層數(shù)。布線層的數(shù)量以及層疊(stack-up)方式會(huì)直接影響到印制線的布線和阻抗。板的大小有助于確定層疊方式和印制線寬度，實(shí)現(xiàn)期望的設(shè)計(jì)效果?！　《嗄陙?lái)，人們總是認(rèn)為電路板
關(guān)鍵字： PCB 布線

在pcb廠的你需要了解的新老qc七大手法

在pcb廠的你需要了解的新老qc七大手法-在pcb廠里，品管新七大工具，其作用主要是用較便捷的手法來(lái)解決一些管理上的問(wèn)題，與原來(lái)的“舊”品管七大手法相比，它主要應(yīng)用在中高層管理上，而舊七手法主要應(yīng)用在具體的實(shí)際工作中。
關(guān)鍵字： pcb

分享：六類模塊pcb調(diào)試技術(shù)

分享：六類模塊pcb調(diào)試技術(shù)-在pcb抄板的設(shè)計(jì)過(guò)程中，我們常常要對(duì)pcb進(jìn)行調(diào)試與測(cè)試，六類模塊pcb的調(diào)試就是其中一種，本文對(duì)于CAt6、超CAT6+ 產(chǎn)品的pcb試制，具有重要的參考價(jià)值，讓大家更好的理解六類模塊pcb的調(diào)試技術(shù)。
關(guān)鍵字： pcb pcb調(diào)試

相比GPU和GPP，F(xiàn)PGA是深度學(xué)習(xí)的未來(lái)？

相比GPU和GPP，F(xiàn)PGA是深度學(xué)習(xí)的未來(lái)？-相比GPU和GPP，F(xiàn)PGA在滿足深度學(xué)習(xí)的硬件需求上提供了具有吸引力的替代方案。憑借流水線并行計(jì)算的能力和高效的能耗，F(xiàn)PGA將在一般的深度學(xué)習(xí)應(yīng)用中展現(xiàn)GPU和GPP所沒(méi)有的獨(dú)特優(yōu)勢(shì)。同時(shí)，算法設(shè)計(jì)工具日漸成熟，如今將FPGA集成到常用的深度學(xué)習(xí)框架已成為可能。未來(lái)，F(xiàn)PGA將有效地適應(yīng)深度學(xué)習(xí)的發(fā)展趨勢(shì)，從架構(gòu)上確保相關(guān)應(yīng)用和研究能夠自由實(shí)現(xiàn)。
關(guān)鍵字：機(jī)器學(xué)習(xí) FPGA GPU GPP

基于FPGA加速機(jī)器學(xué)習(xí)算法

基于FPGA加速機(jī)器學(xué)習(xí)算法-AI因?yàn)槠銫NN（卷積神經(jīng)網(wǎng)絡(luò)）算法出色的表現(xiàn)在圖像識(shí)別領(lǐng)域占有舉足輕重的地位?；镜腃NN算法需要大量的計(jì)算和數(shù)據(jù)重用，非常適合使用FPGA來(lái)實(shí)現(xiàn)。上個(gè)月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會(huì)上發(fā)表了約20分鐘時(shí)長(zhǎng)的演講并討論了包括清華大學(xué)在內(nèi)的中國(guó)各大學(xué)研究CNN的一些成果。
關(guān)鍵字：機(jī)器學(xué)習(xí) FPGA

工程師必須要知道的FPGA引腳信號(hào)分配原則

工程師必須要知道的FPGA引腳信號(hào)分配原則-現(xiàn)在的FPGA向引腳分配信號(hào)的任務(wù)曾經(jīng)很簡(jiǎn)單，現(xiàn)在也變得相當(dāng)繁復(fù)。
關(guān)鍵字： FPGA FPGA引腳

面積緊湊的PCB也可實(shí)現(xiàn)高功率數(shù)字控制與遙測(cè)功能

面積緊湊的PCB也可實(shí)現(xiàn)高功率數(shù)字控制與遙測(cè)功能-對(duì)于任何人來(lái)說(shuō)，數(shù)字電源系統(tǒng)管理 (DPSM) 在通信和計(jì)算機(jī)行業(yè)內(nèi)的持續(xù)采用，在很大程度上繼續(xù)由位于其系統(tǒng)架構(gòu)核心的 20nm 以下 ASIC 和 / 或 FPGA 所需之高電流水平驅(qū)動(dòng)都是不足為奇的。我們以下一代數(shù)據(jù)中心交換機(jī)中使用的最新 ASIC 為例來(lái)說(shuō)明。
關(guān)鍵字： pcb

非同小可：如何簡(jiǎn)化減小穩(wěn)壓器尺寸的工序

非同小可：如何簡(jiǎn)化減小穩(wěn)壓器尺寸的工序-如果可以簡(jiǎn)化減小穩(wěn)壓器尺寸的工序就好了，但在大多數(shù)情況下，可用的電路板空間總是不夠容納所有的部件，有限的空間需要承載更多的特性和功能。高集成度和摩爾定律在減小設(shè)備尺寸方面非常有效，但對(duì)于直流（DC/DC）轉(zhuǎn)換器卻效果不大，因?yàn)楣β兽D(zhuǎn)換器往往要占用30％到50％的系統(tǒng)空間。那么，怎樣才能突破這一瓶頸呢？
關(guān)鍵字： pcb

(多圖) PCB設(shè)計(jì)：如何減少錯(cuò)誤并提高效率

(多圖) PCB設(shè)計(jì)：如何減少錯(cuò)誤并提高效率-電路板設(shè)計(jì)是一項(xiàng)關(guān)鍵而又耗時(shí)的任務(wù)，出現(xiàn)任何問(wèn)題都需要工程師逐個(gè)網(wǎng)絡(luò)逐個(gè)元件地檢查整個(gè)設(shè)計(jì)?？梢哉f(shuō)電路板設(shè)計(jì)要求的細(xì)心程度不亞于芯片設(shè)計(jì)。下面我們一起來(lái)探討在PCB設(shè)計(jì)時(shí)如何減少錯(cuò)誤并提高效率？
關(guān)鍵字： pcb

剖析FPGA在汽車系統(tǒng)設(shè)計(jì)中的關(guān)鍵作用

剖析FPGA在汽車系統(tǒng)設(shè)計(jì)中的關(guān)鍵作用-選擇不同的微控制器系列時(shí)，軟件的兼容性是主要的障礙。大多數(shù)公司在軟件的開發(fā)、測(cè)試和驗(yàn)證方面已經(jīng)進(jìn)行了大量的投入。因此，將設(shè)計(jì)轉(zhuǎn)換到一個(gè)新的架構(gòu)時(shí)，通常需要復(fù)雜且代價(jià)高昂的軟件移植。
關(guān)鍵字： FPGA 汽車電子微控制器

高速ADC PCB的布局布線技巧

高速ADC PCB的布局布線技巧-在高速模擬信號(hào)鏈設(shè)計(jì)中，印刷電路板（PCB）布局布線需要考慮許多選項(xiàng)，有些選項(xiàng)比其它選項(xiàng)更重要，有些選項(xiàng) 則取決于應(yīng)用。最終的答案各不相同，但在所有情況下，設(shè)計(jì)工程師都應(yīng)盡量消除最佳做法的誤差，而不要過(guò)分計(jì) 較布局布線的每一個(gè)細(xì)節(jié)。
關(guān)鍵字：高速ADC pcb

降低噪聲與電磁干擾的PCB設(shè)計(jì)24個(gè)竅門

降低噪聲與電磁干擾的PCB設(shè)計(jì)24個(gè)竅門-電子設(shè)備的靈敏度越來(lái)越高，這要求設(shè)備的抗干擾能力也越來(lái)越強(qiáng)，因此PCB設(shè)計(jì)也變得更加困難，如何提高PCB的抗干擾能力成為眾多工程師們關(guān)注的重點(diǎn)問(wèn)題之一。本文將介紹PCB設(shè)計(jì)中降低噪聲與電磁干擾的一些小竅門。
關(guān)鍵字： PCB 電磁干擾

如何用單個(gè)賽靈思FPGA數(shù)字化數(shù)百個(gè)信號(hào)

如何用單個(gè)賽靈思FPGA數(shù)字化數(shù)百個(gè)信號(hào)-　　在新型賽靈思 FPGA 上使用低電壓差分信號(hào)（LVDS），只需一個(gè)電阻和一個(gè)電容就能夠數(shù)字化輸入信號(hào)。由于目前這一代賽靈思器件上提供有數(shù)百個(gè) LVDS 輸入，理論上使用單個(gè) FPGA 就能夠數(shù)字化數(shù)百個(gè)模擬信號(hào)。
關(guān)鍵字：賽靈思 FPGA LVDS