首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章 最新資訊

賽靈思發(fā)布28納米FPGA平臺 推進可編程技術

  • 賽靈思公司(Xilinx)宣布發(fā)布賽靈思新一代可編程FPGA平臺。 據(jù)悉，目前過高的ASIC設計和制造成本、快速演化的相關標準、縮減物料清單以及對軟硬件可編程性的需求，與當前經(jīng)濟不景氣且員工數(shù)量減少的狀況相互交織，令當前的現(xiàn)實環(huán)境雪上加霜，迫使電子產(chǎn)品設計人員必須逐步把FPGA用作ASIC 和ASSP的替代方案。賽靈思將上述各種趨勢的互相交織，視為可編程技術勢在必行的重要驅(qū)動因素。 同時，功耗管理及其對系統(tǒng)成本和性能的影響也是當前電子系統(tǒng)設計人員和制造商所首要關注的問題。隨著競爭日益激烈，盡力降低功耗
  • 關鍵字： Xilinx  FPGA  

三星擴大和賽靈思合作28納米制程

  • 據(jù)韓聯(lián)社(Yonhap)報導，全球最大計算機存儲器制造商三星電子(Samsung Electronics)將和可編程邏輯IC龍頭FPGA業(yè)者賽靈思(Xilinx)擴大代工合作協(xié)議，進展至28奈米制程。 在雙方合作協(xié)議中，三星將于2011年起，以基于28奈米的高介電層／金屬閘(High-K Metal Gate；HKMG)制程技術制造可編程邏輯芯片(FPGA)裝置。  
  • 關鍵字： 三星電子  28納米  FPGA  

基于SBC+DSP 的嵌入式系統(tǒng)設計與應用

  • 基于SBC+DSP 的嵌入式系統(tǒng)設計與應用,根據(jù)嵌入式系統(tǒng)知識，利用其優(yōu)點，針對星圖識別的特征，設計一種以SBC+DSP為硬件平臺的嵌入式系統(tǒng)，通過試驗驗證，系統(tǒng)能夠滿足星圖識別大數(shù)據(jù)量、實時響應速度和高可靠性的要求。
  • 關鍵字： 設計  應用  系統(tǒng)  嵌入式  SBC  DSP  基于  數(shù)字信號  

基于FPGA實現(xiàn)DSP與RapidIO網(wǎng)絡互聯(lián)

  • 本文首先簡單的介紹了總線的發(fā)展，從而引出一種新型的串行點對點交換結(jié)構(gòu)RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑，但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA，將DSP 的總線橋接到一個RapidIO IP 上，從而實現(xiàn)了DSP與RapidIO 網(wǎng)絡的互聯(lián)。
  • 關鍵字： RapidIO  網(wǎng)絡互聯(lián)  DSP  實現(xiàn)  FPGA  基于  RapidIO  

TI推出多核片上系統(tǒng)架構(gòu) 實現(xiàn)5倍性能提升

  • 　　日前，德州儀器 (TI) 宣布推出一款基于 TI 多核數(shù)字信號處理器 (DSP) 的新型片上系統(tǒng) (SoC) 架構(gòu)，該架構(gòu)在業(yè)界性能最高的 CPU 中同時集成了定點和浮點功能。TI 全新的多內(nèi)核 SoC 運行頻率高達 1.2GHz，引擎性能高達 256 GMACS 和 128 GFLOPS，與市場中現(xiàn)有的解決方案相比，能夠?qū)崿F(xiàn) 5 倍的性能提升，從而可為廠商加速無線基站、媒體網(wǎng)關以及視頻基礎架構(gòu)設備等基礎局端產(chǎn)品的開發(fā)提供通用平臺。 　　知名的技術分析公司 BDTI 在其《InsideDSP》通訊中
  • 關鍵字： TI  DSP  SoC  

CEVA DSP處理器獲Mindspeed選用于無線基帶處理器

  • 　　CEVA公司與業(yè)界領先的網(wǎng)絡基礎設施應用半導體解決方案供應商Mindspeed Technologies宣布，CEVA用于無線基站應用的經(jīng)驗證的高性能CEVA-X1641 DSP已獲Mindspeed選用于全新的Transcede 4000無線基帶處理器。Transcede 4000是能夠?qū)崿F(xiàn)全新級別之高性能、低功耗、軟件可編程設備，應對下一代移動網(wǎng)絡的計算挑戰(zhàn)。 　　Mindspeed的Transcede 4000器件在功能強大的多核架構(gòu)中集成了10個CEVA-X1641 DSP，能夠提供下一代移
  • 關鍵字： CEVA  DSP  處理器  

賽靈思 28 納米技術及架構(gòu)發(fā)布背景

  • 　　賽靈思公司今天所發(fā)布的消息“賽靈思采用28 納米高性能、低功耗工藝加速平臺開發(fā)，推進可編程勢在必行”凸顯了功耗在目前系統(tǒng)設計中所起的重要作用，也充分顯示了在賽靈思考慮將 28 納米工藝技術作為其新一代 FPGA 系列產(chǎn)品的技術選擇時， 功耗如何在一定程度上影響到了最終的決策。。 　　眾所周知，F(xiàn)PGA 在摩爾定律作用下不斷發(fā)展，每一代新產(chǎn)品的推出，都提高了系統(tǒng)功能，加強了計算能力。不過，也存在著自相矛盾的地方。隨著 FPGA 按照摩爾定律不斷發(fā)展，設計和構(gòu)建 FPGA 的工程
  • 關鍵字： Xilinx  28納米  FPGA  

賽靈思宣布采用 28 納米工藝加速平臺開發(fā)

  • 　　全球可編程邏輯解決方案領導廠商賽靈思公司 (Xilinx Inc.? ) 今天宣布，為推進可編程勢在必行之必然趨勢，正對系統(tǒng)工程師在全球發(fā)布賽靈思新一代可編程FPGA平臺。和前代產(chǎn)品相比， 全新的平臺功耗降低一半，而性能提高兩倍。通過選擇一個高性能低功耗的工藝技術，一個覆蓋所有產(chǎn)品系列的、統(tǒng)一的、可擴展的架構(gòu)，以及創(chuàng)新的工具，賽靈思將最大限度地發(fā)揮 28 納米技術的價值， 為客戶提供具備 ASIC 級功能的 FPGA，以滿足其成本和功耗預算的需求。同時還能通過簡單的設計移植和 IP 再利用，
  • 關鍵字： Xilinx  28納米  FPGA  

Altera Stratix IV FPGA繼續(xù)廣受全球媒體好評

  • 　　Altera公司今天宣布，40-nm Stratix® IV FPGA系列最近榮獲電子編輯媒體的多個獎項。Stratix IV系列因其在密度、性能和功耗上的優(yōu)勢，以及在前沿工藝技術上的領先地位獲得《電子技術應用》、中國電子報以及《VME和關鍵系統(tǒng)雜志》(VME and Critical Systems)的編輯的認可。Stratix IV FPGA器件自2008年12月開始發(fā)售起，已有10家電子行業(yè)媒體授予它12項產(chǎn)品和技術獎。最新的獎項包括： 《電子技術應用》雜志授予Strati
  • 關鍵字： Altera  Stratix  FPGA  

Tensilica日前發(fā)布第二代基帶引擎ConnX BBE16

  • 　　Tensilica日前發(fā)布第二代基帶引擎ConnX BBE16，用于LTE(長期演進技術)及4G基帶SoC(片上系統(tǒng))的設計。ConnX BBE16的16路MAC(乘數(shù)累加器)架構(gòu)經(jīng)過特別優(yōu)化，以滿足無線DSP(數(shù)字信號處理)算法需求，包括：OFDM(正交頻分復用)、FFT(快速傅氏變換)、FIR(有限脈沖響應)、IIR(無限脈沖響應)以及矩陣運算。ConnX BBE16針對芯片面積以及低功耗應用進一步優(yōu)化，相比原先的ConnX BBE在某些關鍵算法上提供高達三倍的性能。該架構(gòu)適用于可編程無線手持設備
  • 關鍵字： Tensilica  基帶  DSP  

DSP系統(tǒng)中的EMC和EMI的解決方案

  • DSP系統(tǒng)中的EMC和EMI的解決方案, 在任何高速數(shù)字電路設計中，處理噪音和電磁干擾(EMI)都是必然的挑戰(zhàn)。處理音視訊和通訊訊號的數(shù)字訊號處理(DSP)系統(tǒng)特別容易遭受這些干擾，設計時應該及早厘清潛在的噪音和干擾源，并及早采取措施將這些干擾降到最小
  • 關鍵字： 解決方案  EMI  EMC  系統(tǒng)  DSP  DSP  

如何有效地管理FPGA設計中的時序問題

  • 一、摘要 從簡單SRAM接口到高速同步接口，TimingDesigner軟件允許設計者在設計流程的初期就判斷出潛在的時序問題，盡最大可能在第一時間解決時序問題。在設計過程的早期檢測到時序問題，不僅節(jié)省時間，而且可以更
  • 關鍵字： FPGA  時序    

DSP和FPGA在汽車電子中的廣泛應用

  • 1 　引言　　20世紀末，全球范圍內(nèi)興起的信息革命浪潮，為汽車工業(yè)的突破性發(fā)展提供了千載難逢的機遇，信息技術的廣泛應用是解決汽車帶來的諸如交通擁擠、交通安全、環(huán)境污染、能源枯竭等問題的最佳途徑。同時，隨著
  • 關鍵字： FPGA  DSP  汽車電子    

理解FPGA中的壓穩(wěn)態(tài)及計算壓穩(wěn)態(tài)的方法

  • 本白皮書介紹FPGA中的壓穩(wěn)態(tài)，為什么會出現(xiàn)這一現(xiàn)象，它是怎樣導致設計失敗的。介紹怎樣計算壓穩(wěn)態(tài)MTBF，重...
  • 關鍵字： FPGA  壓穩(wěn)態(tài)  MTBF  寄存器  
共9912條 471/661 |‹ « 469 470 471 472 473 474 475 476 477 478 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473