龐大芯片設計成本拖慢制程節(jié)點演進？

　　我們已經(jīng)聽到不少關于半導體制造成本攀升，以至于延后了技術(shù)節(jié)點進展的狀況。芯片業(yè)者紛紛改抱無晶圓廠(fabless)或輕晶圓廠(fab-lite)業(yè)務模式，借以將采購與維護資本設備的龐大成本轉(zhuǎn)嫁他人(不包括制程技術(shù)開發(fā))。

　　但就算仰賴晶圓代工廠，邁向下一個技術(shù)節(jié)點并沒有因此便宜多少;因此，看來會有越來越少的芯片業(yè)者能跟上尖端科技的水平。

　　那么設計成本究竟多高?過去幾個月以來，有不少人隨口估計32/28納米節(jié)點的龐大成本;回溯到1月份，Xilinx執(zhí)行長Moshe Gavrielov引述了一些(來自Chartered Semiconductor與Synopsys的)數(shù)據(jù)估計，32納米組件的設計成本將達到7,500萬美元。

　　此外還有人估計得付出1,200萬美元的額外NRE (光罩)費用──而我們以上說的這些數(shù)字只是芯片開始生產(chǎn)之前得花的錢。

　　有人告訴我，Gavrielov等人對設計成本的估計過高，盡管設計32納米芯片的成本確實不小，該費用門坎會在人們掌握了技術(shù)竅門之后快速下降。而在過去15年來，一次又一次讓我印象深刻的技術(shù)節(jié)點演進總是合理的，其市場機會也很大;因為性能的提升、功耗的降低，以及能以更低的成本制造更小尺寸組件實在太吸引人。

　　所以8,700美元的設計與光罩成本還是合理的?就算這樣的金額估計非常不精確，還是會讓人們卻步;這里面有大部分是沉沒成本(sunken cost)，而有多少芯片能賺得到8,700萬美元?有很多設計是否能回收投資都是個大問題;甚至是一顆原本采用45納米技術(shù)且在市場賣得不錯的組件，值得花8,700萬美元讓它邁向下一個制程節(jié)點嗎?