基于多DSP系統(tǒng)互連方案分析

在通信系統(tǒng)中,特別是在VoIP網(wǎng)關(guān)、3G無(wú)線基站等系統(tǒng)中,隨著輸入語(yǔ)音數(shù)據(jù)和分組數(shù)據(jù)量的急劇增加,系統(tǒng)的處理能力也需極大地增加。這需要一種功能強(qiáng)大的實(shí)時(shí)分布式處理系統(tǒng),系統(tǒng)往往需要進(jìn)行非常復(fù)雜的數(shù)據(jù)處理。目前使用的單個(gè)DSP已不能適應(yīng),迫切需要把多個(gè)DSP組成互連系統(tǒng),以增加整體數(shù)據(jù)處理能力。在圖像處理中,也需要使用多DSP系統(tǒng),進(jìn)行大規(guī)模的圖像信號(hào)處理。本文根據(jù)TI公司DSP對(duì)外的主機(jī)接口(HPI)、外部存儲(chǔ)器接口 (EMIF)、多通道緩沖串口(McBSP),詳述了利用其組成多DSP系統(tǒng)時(shí)各種互連方案的應(yīng)用背景和優(yōu)缺點(diǎn)。

1 TMS320C6X簡(jiǎn)介

TMS320C6X內(nèi)部主要包括一個(gè)中央處理器單元CPU、一個(gè)程序內(nèi)存和一個(gè)數(shù)據(jù)內(nèi)存、DMA、一個(gè)外部存儲(chǔ)器接口(EMIF)、一個(gè)主機(jī)接口(HPI)、兩個(gè)多通道緩沖串口(McBSP)。TMS320C6X的CPU內(nèi)部有8個(gè)處理單元,每個(gè)時(shí)鐘周期最多可處理8條指令。對(duì)C6203而言, 當(dāng)時(shí)鐘頻率為300MHz時(shí),處理能力可達(dá)2400MIPS。TMS320C6X的接口靈活、處理能力強(qiáng)、運(yùn)算速度高,可以廣泛應(yīng)用于無(wú)線基站、DSL、圖像處理、醫(yī)療、雷達(dá)等實(shí)時(shí)多任務(wù)處理系統(tǒng)中。

2 利用TMS320C5X/C6X的主機(jī)接口(HPI)組成多DSP互連系統(tǒng)

主機(jī)接口(HPI)是DSP的一個(gè)16/32bit寬的對(duì)外接口。外部主機(jī)可通過(guò)HPI 訪問(wèn)DSP所有地址空間,復(fù)位時(shí)向DSP加載程序,對(duì)DSP進(jìn)行控制。外部主機(jī)是HPI的主管方,DSP是HPI的從方;主機(jī)可通過(guò)HPI訪問(wèn)DSP,但 DSP不能通過(guò)HPI向外部發(fā)起訪問(wèn)。

在這類系統(tǒng)中通常包括一個(gè)主處理器和很多從處理器。主處理器一般是通信控制處理器(如MPC8260),用來(lái)進(jìn)行系統(tǒng)輸入輸出數(shù)據(jù)的協(xié)議處理并管理整個(gè)系統(tǒng);從處理器一般是多個(gè)DSP(如TI的TMS320C6X),用來(lái)進(jìn)行業(yè)務(wù)處理。主處理器通過(guò)HPI向DSP加載程序,對(duì)DSP進(jìn)行控制;可以通過(guò)HPI向DSP寫(xiě)入待處理的數(shù)據(jù)或通過(guò)HPI讀取DSP處理完的數(shù)據(jù),DSP之間的數(shù)據(jù)可以通過(guò)HPI由主處理器進(jìn)行中轉(zhuǎn)。如圖1所示,主處理器可直接連接多個(gè)DSP,HPI和主處理器之間的連接需要增加一些外部邏輯。此方案結(jié)構(gòu)簡(jiǎn)單,但主處理器負(fù)擔(dān)較重,和多個(gè)DSP通信效率較低,且主處理器和 DSP陣列需要在同一塊單板上。

另一種方案如圖2所示,主處理器通過(guò)PCI總線連接到一個(gè)PCI/HPI接口轉(zhuǎn)換控制芯片上,接口轉(zhuǎn)換芯片控制多個(gè)DSP并完成主處理器和DSP之間、DSP相互之間的數(shù)據(jù)交換。此時(shí)主處理器和DSP陣列可以不在同一塊單板上。

在該系統(tǒng)中(若主處理器為MPC8260,需增加8260到PCI總線的橋片),HPI/PCI接口轉(zhuǎn)換控制芯片是整個(gè)系統(tǒng)設(shè)計(jì)的關(guān)鍵,可選TI公司的PCI2040、PLX公司的PCI9054、Tundra公司的Tsi920等。

Tsi920是一個(gè)基于PCI的多DSP端口數(shù)據(jù)傳輸管理芯片,是專為VoIP網(wǎng)關(guān)、無(wú)線基站等需要采用多DSP系統(tǒng)而設(shè)計(jì)的。它的一端是 PCI接口,另外一端是四個(gè)HPI接口,每個(gè)HPI最多可無(wú)縫連接8個(gè)DSP。因此在一個(gè)單板系統(tǒng)中最多可直接管理32個(gè)DSP。DSP可以是TI公司的 TMS320C5X/C6X,也可以是MOTOROLA公司的MSC8101。Tsi920的一個(gè)特點(diǎn)是其4個(gè)HPI端口可同時(shí)工作,使得主處理器和 DSP之間通信能力提高了將近四倍;另一個(gè)特點(diǎn)是它具有智能的數(shù)據(jù)傳輸管理能力,可在DSP和主處理器之間、各個(gè)DSP之間自動(dòng)傳輸數(shù)據(jù),數(shù)據(jù)的傳輸采用特定的包路由協(xié)議進(jìn)行尋址,有特定的傳輸數(shù)據(jù)包格式,數(shù)據(jù)包頭部包含目的DSP的地址。數(shù)據(jù)的傳輸幾乎不需要主處理器參與,使得主處理器節(jié)省了管理數(shù)據(jù)傳輸所需的大量時(shí)間,可以進(jìn)行更為關(guān)鍵的協(xié)議或業(yè)務(wù)處理。

使用Tsi920構(gòu)成多DSP系統(tǒng)的一個(gè)應(yīng)用實(shí)例是VoIP網(wǎng)關(guān),系統(tǒng)的構(gòu)成如圖3所示。DSP的串口通過(guò)一個(gè)TDM交換芯片(Lucent T8105)連接到T1/E1線上,各個(gè)DSP通過(guò)串口讀入語(yǔ)音數(shù)據(jù),進(jìn)行多通道語(yǔ)音編碼和回聲抵消,然后把處理完的分組數(shù)據(jù)放在內(nèi)部存儲(chǔ)區(qū);Tsi920定期查詢此存儲(chǔ)區(qū),若發(fā)現(xiàn)有分組數(shù)據(jù),則通過(guò)DSP的HPI端口取走分組數(shù)據(jù)并放入其內(nèi)部FIFO,然后通過(guò)PowerSpan橋片把分組數(shù)據(jù)寫(xiě)入MPC8260的本地存儲(chǔ)區(qū);處理器(MPC8260+MPC750)對(duì)這些分組數(shù)據(jù)進(jìn)行IP業(yè)務(wù)處理,并把處理完的IP數(shù)據(jù)通過(guò) MPC8260通信處理模塊(CPM)的以太網(wǎng)接口、ATM接口或其它I/O接口送到外部網(wǎng)絡(luò)。其中DSP陣列和主處理器可放在同一塊單板上,也可放在通過(guò)PCI連接的兩塊單板上。

目前有一些新型的DSP本身提供了一個(gè)對(duì)外的PCI接口,如TMS320C6205、C6415、C6416,這個(gè)PCI接口和HPI接口復(fù)用。當(dāng)采用這些DSP構(gòu)成互連系統(tǒng)時(shí),可直接通過(guò)PCI總線把多個(gè)帶有PCI接口的DSP和帶有PCI接口的主處理器互連起來(lái),主處理器通過(guò)PCI總線控制各個(gè)DSP,各個(gè)DSP之間、DSP和主處理器之間可通過(guò)PCI總線傳輸數(shù)據(jù)。

3 利用TMS320C5X/C6X的EMIF組成多DSP互連系統(tǒng)

EMIF是DSP的外部存儲(chǔ)器接口,DSP通過(guò)EMIF接外部存儲(chǔ)器如SDRAM、SRAM、ROM等。

目前DSP的處理速度越來(lái)越高,TMS320C6203的峰值處理能力可達(dá)2400MIPS,C641X的處理能力更是高達(dá) 4800～8800MIPS。然而在通過(guò)HPI連接的多DSP系統(tǒng)中,由于HPI為異步接口,數(shù)據(jù)傳輸速率有限,各個(gè)傳輸速率之和 ≤50Mbytes/s,數(shù)據(jù)傳輸有時(shí)會(huì)成為系統(tǒng)處理能力提高的瓶頸,使得CPU或系統(tǒng)輸入輸出模塊產(chǎn)生的大量數(shù)據(jù)流無(wú)法及時(shí)送到多個(gè)DSP。在多DSP 分布式處理系統(tǒng)中,DSP相互之間需進(jìn)行大量的數(shù)據(jù)傳輸,然而TI的DSP沒(méi)有高速的片間無(wú)縫傳輸機(jī)制,使得相關(guān)的任務(wù)因等待數(shù)據(jù)而被延遲,造成系統(tǒng)整體效率的降低。

通過(guò)EMIF可實(shí)現(xiàn)多DSP全互連系統(tǒng)。目前較實(shí)用的有以下幾種方案。

共享存儲(chǔ)器方案

共享存儲(chǔ)器是最簡(jiǎn)單的互連方案。異步SRAM作為全局存儲(chǔ)器由所有DSP、CPU共享,DSP訪問(wèn)SRAM的總線是EMIF。DSP片間通信是通過(guò)向共享SRAM中寫(xiě)入和讀取數(shù)據(jù)兩個(gè)過(guò)程完成。但EMIF訪問(wèn)SRAM的帶寬有限,這個(gè)帶寬還是多片DSP、主機(jī)分時(shí)共享。隨著互連DSP數(shù)量的增加,每個(gè)DSP的平均傳輸帶寬就要降低,總線仲裁也將變得更為復(fù)雜。

通過(guò)FIFO直接互連方案

在多個(gè)DSP組成的全互連方案中,兩兩DSP之間專用的BiFIFO(雙向先進(jìn)先出存儲(chǔ)器)通過(guò)EMIF接口互連,DSP各自通過(guò)BiFIFO 與主機(jī)或外設(shè)互連。此方案的優(yōu)點(diǎn)是能夠?qū)崿F(xiàn)DSP相互之間或DSP與主機(jī)之間數(shù)據(jù)的高速傳輸,但缺點(diǎn)是DSP需查詢多個(gè)FIFO的狀態(tài),同時(shí),每?jī)蓚€(gè) DSP固定的連接有時(shí)是不需要的,使用BiFIFO資源浪費(fèi),系統(tǒng)的擴(kuò)展也比較困難。