約束設置與邏輯綜合在SoC設計中的應用
加入技術交流群
3.4.2 端口的驅(qū)動與負載
端口的驅(qū)動和負載特性通過設置輸入驅(qū)動單元、輸入輸出負載值以及信號躍遷時間等來描述。范例如下：
#設置端口a7的驅(qū)動單元是BUFX2
set_drive_cell -lib_cell BUFX2 -pin
[get_ports {a7}]；
#設置端口d17的負載值為20 pf
set_load -pin_load 20 [get_ports {d17}]；
#設置端口d0的輸入信號上升時間是0.5 ns
set_input_transition -rise -min 0.5
[get_ports {d0}]；
3.5 面積和功耗約束
Design Compiler的綜合以時序優(yōu)先，即優(yōu)化完約束后才根據(jù)約束優(yōu)化面積和功耗。初次綜合時很難對面積進行評估，所以在第一次綜合時設置優(yōu)化目標為0，表示在滿足時序約束的情況下最大努力地減小面積。待綜合報告出來之后，根據(jù)初步的面積和功耗報告，修改數(shù)值，從而進一步優(yōu)化。
#面積設置
set_max_area 0；
#功耗的約束做類似的處理：
set_max_total_power 0；
3.6 綜合結果
根據(jù)上述綜合流程和約束設置，ZSU32系統(tǒng)芯片在邏輯綜合后滿足了時序約束，同時為后續(xù)物理設計提供了較好的起點。圖5是ZSU32時序分析報告的一部分。
評論