面板級(jí)封裝，開(kāi)始興起

圖 1：隨著中介層尺寸的增大，面板級(jí)封裝可以更好地利用載體面積，同時(shí)減少浪費(fèi)。來(lái)源：ECTC

面板還將用于制造用于先進(jìn)封裝的基板。Yole 集團(tuán)半導(dǎo)體封裝高級(jí)技術(shù)與市場(chǎng)分析師 Yik Yee Tan 表示：「我們了解到，臺(tái)積電將使用面板載板支持 9.5 倍光罩尺寸的 NVIDIA Rubin Ultra 封裝中介層。」這意味著臺(tái)積電將從 CoWoS（晶圓基板芯片）轉(zhuǎn)向 CoPoS（面板基板芯片），在類似的 300 毫米尺寸上從圓形工藝轉(zhuǎn)向方形工藝。我們認(rèn)為，臺(tái)積電在 310 x 310 毫米面板上積累了經(jīng)驗(yàn)，并在未來(lái)考慮更大的面板尺寸。臺(tái)積電還在努力開(kāi)發(fā) 515 x 510 毫米面板。

從飛速增長(zhǎng)的數(shù)據(jù)中，面板級(jí)封裝的前景顯而易見(jiàn)。Yole 估計(jì)，面板級(jí)封裝市場(chǎng)規(guī)模將從 2024 年（1.6 億美元，8 萬(wàn)塊面板/約 33 萬(wàn)片等效 300 毫米晶圓）增長(zhǎng)四倍至 6.5 億美元，而到 2030 年，其規(guī)模將增長(zhǎng)近三倍，達(dá)到約 22 萬(wàn)塊面板。

面板尺寸取決于應(yīng)用

這樣的前景吸引了顯示器和 PCB 領(lǐng)域的新參與者，這在一定程度上解釋了面板尺寸的多樣性。面板尺寸范圍從 310 x 310 毫米到 700 x 700 毫米（見(jiàn)圖 1）。

Onto Innovation 先進(jìn)封裝戰(zhàn)略營(yíng)銷部門(mén) Monita Pau 表示：「PLP 面板尺寸的選擇取決于供應(yīng)商是現(xiàn)有的顯示器制造商、IC 載板制造商還是代工廠，因?yàn)樗麄兛赡軙?huì)利用現(xiàn)有的面板系統(tǒng)（這些系統(tǒng)已針對(duì)顯示器和 IC 載板市場(chǎng)進(jìn)行了標(biāo)準(zhǔn)化）來(lái)進(jìn)行 PLP?！姑姘寮?jí)封裝可以利用當(dāng)今 IC 載板、顯示器和 PCB 制造商使用的工藝工具，從而縮短面板加工工具的開(kāi)發(fā)時(shí)間。

圖 2：面板尺寸按年份分布。來(lái)源：Yole Group

Onto Innovation 產(chǎn)品營(yíng)銷戰(zhàn)略副總裁 Al Gamble 表示：「面板尺寸的變化可以歸因于制造商平衡所需容量、產(chǎn)量和 I/O 密度以實(shí)現(xiàn)封裝功能的離散性?！?/span>

基板廠商青睞 515 x 510 毫米尺寸。415 x 510 毫米尺寸用于醫(yī)療和工業(yè)顯示器。SpaceX 計(jì)劃在其 FOPLP 生產(chǎn)線上推出 700 x 700 毫米面板。Nepes 使用 600 x 600 毫米尺寸。與此同時(shí)，Amkor 正在為其生產(chǎn)線推出 650 x 650 毫米面板，每塊 650 毫米玻璃面板可容納 4 塊 300 x 300 毫米面板。

日月光的 Tek 最近討論了圍繞 310 x 310 毫米面板的工藝變化，并制造了一個(gè)包含 10 個(gè)芯片、10 個(gè)橋接器的裸片測(cè)試工具，其中包含高銅柱和 3 個(gè)重分布層（見(jiàn)圖 3）?！父鶕?jù)我們的分析，如果比較不同的中介層尺寸，300 毫米晶圓和 300 毫米面板之間的利用率差別并不大。但當(dāng)光罩尺寸大于 3.5 倍時(shí)，利用率會(huì)顯著提高，面板浪費(fèi)也會(huì)顯著減少。此外，對(duì)于大于 3.5 倍光罩尺寸的封裝，300 毫米面板上的中介層質(zhì)量要優(yōu)于 300 毫米晶圓上的中介層?！?/span>

圖 3：ASE 的扇出型基板上芯片模塊采用高銅柱（直徑 10μm，高 120μm）、緊密的芯片間間距以及干凈的底部填充工藝。來(lái)源：ECTC

光刻技術(shù)可補(bǔ)償芯片偏移

按照晶圓廠的工藝標(biāo)準(zhǔn)，RDL 線/空間特征較大，但由于模塑和其他熱工藝會(huì)導(dǎo)致芯片偏移，圖案化工藝十分棘手。采用補(bǔ)償算法的激光直接成像技術(shù)（例如 Deca 的自適應(yīng)圖案化技術(shù)）可以調(diào)整多個(gè)方向上的芯片偏移?；诓竭M(jìn)光刻機(jī)的光刻技術(shù)可以更輕松地調(diào)整一個(gè)方向上的芯片偏移。Deca 的技術(shù)使用高速光學(xué)掃描儀來(lái)繪制嵌入式特征的位置。然后，該軟件會(huì)為面板上的每個(gè)芯片生成最優(yōu)布局，以補(bǔ)償工藝與設(shè)計(jì)特征之間的錯(cuò)位。之后，無(wú)掩模光刻（激光直接成像）會(huì)在合適的光刻膠中創(chuàng)建特征。

「扇出型重分布層的主要光刻曝光工具是步進(jìn)式曝光機(jī)和激光直接成像 (LDI) 曝光機(jī)，」安靠科技葡萄牙公司研發(fā)總監(jiān) Eoin O'Toole 表示?！赣糜谙冗M(jìn)封裝的步進(jìn)式曝光機(jī)配備軟件，能夠進(jìn)行一定程度的步進(jìn)調(diào)整，以補(bǔ)償芯片偏移。當(dāng)然，步進(jìn)式曝光機(jī)存在光罩尺寸限制，因此許多開(kāi)發(fā)工作采用速度較慢、成本效益較低的激光直接成像工藝?！?/span>

「步進(jìn)式光刻機(jī)在補(bǔ)償因溫度效應(yīng)導(dǎo)致的芯片偏移方面效率最高，尤其是在存在明顯刻蝕的情況下，」O'Toole 說(shuō)道?！窵DI 系統(tǒng)相對(duì)便宜。然而，一些采用復(fù)雜算法的更先進(jìn)的系統(tǒng)可能與步進(jìn)式光刻機(jī)一樣昂貴，甚至更昂貴。而且 LDI 工具通常需要大量的離線測(cè)量才能完全補(bǔ)償芯片偏移?！?/span>

其他人也認(rèn)同 LDI 的局限性。Onto Innovation 的 Gamble 表示：「基于激光的串行成像技術(shù)通常用于更大的 RDL（再布線層）。但它無(wú)法提供所需的吞吐量來(lái)支持下一代技術(shù)的大規(guī)模生產(chǎn)，因?yàn)橄乱淮夹g(shù)需要更精細(xì)的 RDL 結(jié)構(gòu)來(lái)支持 AI 和高級(jí)計(jì)算。需要通過(guò)低 NA 步進(jìn)光刻技術(shù)進(jìn)行并行成像——兼容最大 250 x 250 毫米的場(chǎng)域尺寸，并提供>30 PPH 的吞吐量——才能滿足產(chǎn)品上的成像要求（例如疊加、CDU 和焦深）。這對(duì)于研發(fā)、良率提升和批量生產(chǎn)至關(guān)重要。反過(guò)來(lái)，這可以使總擁有成本達(dá)到基準(zhǔn)水平，從而推動(dòng)先進(jìn)封裝生產(chǎn)線的上市時(shí)間和盈利能力?！?/span>

雖然激光直接成像適用于較大的 RDL，但為了達(dá)到更高分辨率 RDL 的圖案化所需的吞吐量，需要使用多個(gè)激光器來(lái)降低生產(chǎn)率損失。當(dāng)需要大批量生產(chǎn)時(shí)，這種損失會(huì)更加嚴(yán)重。使用多個(gè)激光器的激光直接成像平臺(tái)容易受到拼接偏移的影響，無(wú)論是在掃描沿一個(gè)軸（例如 y 軸）傳播時(shí)陣列內(nèi)各個(gè)激光器之間的偏移，還是在掃描沿 x 軸移動(dòng)時(shí)整個(gè)陣列的偏移。隨著 RDL L/S 分辨率的不斷降低，這些問(wèn)題變得更加嚴(yán)重，通常會(huì)導(dǎo)致封裝間和面板間重復(fù)性和套對(duì)合性能不佳。

先芯片、先 RDL、先模具扇

出型封裝中正在實(shí)施幾種工藝流程（見(jiàn)圖 4）。

圖 4：扇出型封裝的不同工藝流程。來(lái)源：Fraunhofer IZM

先芯片（RDL 后）方法最為成熟，但它對(duì)良率的影響比后芯片更嚴(yán)重。Onto Innovations 的 Pau 表示：「先芯片工藝的優(yōu)勢(shì)在于其成熟度，這有可能降低制造成本。然而，它也面臨著顯著的挑戰(zhàn)。一個(gè)主要缺點(diǎn)是加工過(guò)程中芯片移位和翹曲的風(fēng)險(xiǎn)，這會(huì)使重新分布層的縮放變得復(fù)雜?！?/span>

此外，RDL 良率低會(huì)導(dǎo)致已知良好裸片 (KGD) 的損失，從而對(duì)整體效率和成本效益產(chǎn)生負(fù)面影響?！噶硪环矫妫诤笮酒椒ㄖ?，RDL 在連接 KGD 之前進(jìn)行測(cè)試，從而能夠及早發(fā)現(xiàn)缺陷并提高良率，」Pau 說(shuō)道。「此外，這種方法支持更細(xì)間距的 RDL 微縮，因?yàn)樗苊饬送ǔＳ赡Ｋ芰弦鸬念~外翹曲。盡管有這些優(yōu)勢(shì)，但后芯片方法成本更高，并且要求將裸片極其精確地放置到載體上形成的 RDL 上，這增加了工藝的復(fù)雜性。」

其他人也同意這種觀點(diǎn)?！溉绻憧匆幌孪人芊狻⒚娉碌姆椒?，我非常喜歡它，因?yàn)樗苋菀准刹煌脑?，即使是?lái)自不同供應(yīng)商、焊盤(pán)金屬化程度不同的元件，」弗勞恩霍夫的 Braun 說(shuō)道?！改阌幸粋€(gè)貼有離型膜的載體，然后把芯片面朝下放在離型膜上。你對(duì)大型晶圓或面板進(jìn)行包覆成型，然后進(jìn)行溫度控制以釋放載體。然后構(gòu)建重分布層。在這個(gè)過(guò)程中，不涉及中介層，或者你可以說(shuō) RDL 就是中介層。先 RDL 就像一種先進(jìn)的柔性倒裝芯片工藝，因?yàn)槟阍谳d體上構(gòu)建 RDL，然后在其上進(jìn)行倒裝芯片組裝、包覆成型、底部填充，然后從載體上剝離。通常，你還需要硅減薄和蝕刻工藝步驟，最后進(jìn)行 C4 凸塊工藝?！?/span>

應(yīng)對(duì)翹曲

基板翹曲是扇出型晶圓級(jí)工藝的關(guān)鍵問(wèn)題，在更大的面板層面上，這一問(wèn)題尤為嚴(yán)重。由于組件包含具有各種熱膨脹系數(shù) (CTE) 的材料，在經(jīng)歷熱處理并在冷卻時(shí)收縮，因此會(huì)產(chǎn)生翹曲。

「翹曲問(wèn)題主要源于硅片（2.6ppm/°C）和塑封料（7ppm/°C）之間的熱膨脹系數(shù) (CTE) 差異，」Amkor 的 O'Toole 說(shuō)道。塑封工藝通常在 120°C 至 150°C 之間進(jìn)行。隨著基板冷卻，CTE 失配會(huì)導(dǎo)致重構(gòu)面板發(fā)生翹曲?！冈陬愃婆渲孟?，F(xiàn)OPLP 的翹曲程度將顯著高于 FOWLP，因?yàn)?CTE 引起的翹曲會(huì)隨著尺寸的增加而增大。如果條件允許，可以通過(guò)調(diào)整硅片與塑封料的比例以及整體厚度來(lái)最大限度地減少翹曲?！?/span>

控制翹曲的其他方法涉及工藝控制?！窩4 凸塊工藝的質(zhì)量與載體剝離后的面板翹曲息息相關(guān)，」ASE 的 Lee 表示?！敢粋€(gè)關(guān)鍵因素是防止 C4 工藝過(guò)程中出現(xiàn)操作問(wèn)題?！?/span>

載體翹曲問(wèn)題已變得日益嚴(yán)重，以至于人們正在開(kāi)發(fā)新材料來(lái)降低翹曲風(fēng)險(xiǎn)。臺(tái)積電首席工程師 Guillermo Zapico 表示：「翹曲管理已成為先進(jìn)封裝良率提升的關(guān)鍵要求?！顾膱F(tuán)隊(duì)測(cè)試了日立杜邦微系統(tǒng)公司的一種非感光性聚酰亞胺，其熱膨脹系數(shù) (CTE) 與現(xiàn)有聚酰亞胺電介質(zhì)相當(dāng)，但固化溫度卻顯著降低。他們發(fā)現(xiàn)，這種新材料能夠滿足蝕刻通孔的臨界尺寸 (CD) 目標(biāo)，同時(shí)在硅基板上將翹曲降低 79%，在陶瓷基板上則降低 95%。

結(jié)論

面板級(jí)制造在許多非尖端器件的組裝中實(shí)現(xiàn)了規(guī)模經(jīng)濟(jì)，但最大的成本節(jié)約將來(lái)自于為 AI/HPC 器件提供扇出型面板級(jí)工藝，即用有機(jī)中介層取代硅中介層。為了實(shí)現(xiàn)這一點(diǎn)，F(xiàn)OPLP 工藝必須達(dá)到當(dāng)前扇出型晶圓級(jí)封裝工藝的良率。

如今，激光直接成像和步進(jìn)式光刻機(jī)都在使用，但從生產(chǎn)率的角度來(lái)看，步進(jìn)式光刻機(jī)更適合用于 RDL 圖案化。同樣，熱壓鍵合也經(jīng)常被使用，因?yàn)樗鼘?duì)翹曲問(wèn)題的容忍度更高，而大規(guī)?；亓骱竸t因其生產(chǎn)率而明顯更受青睞。

隨著新型層間介電材料以及膨脹系數(shù)更接近硅的成型材料的投入生產(chǎn)，制造商將能夠更好地控制芯片偏移和翹曲。系統(tǒng)級(jí)優(yōu)化將成為所有這些復(fù)雜的 AI/HPC 封裝的重點(diǎn)。