采用3D芯片設(shè)計(jì)的更快、更節(jié)能的電子設(shè)備

麻省理工學(xué)院和其他地方的研究人員開發(fā)了一種新的制造工藝，將高性能 GaN 晶體管集成到標(biāo)準(zhǔn)硅 CMOS 芯片上

來(lái)自麻省理工學(xué)院網(wǎng)站：

他們的方法包括在 GaN 芯片表面構(gòu)建許多微小的晶體管，切出每個(gè)單獨(dú)的晶體管，然后使用低溫工藝將所需數(shù)量的晶體管鍵合到硅芯片上，以保持兩種材料的功能。

由于芯片中只添加了少量的 GaN 材料，因此成本仍然很低，但由此產(chǎn)生的器件可以從緊湊的高速晶體管中獲得顯著的性能提升。此外，通過(guò)將 GaN 電路分離成可以分布在硅芯片上的分立晶體管，新技術(shù)能夠降低整個(gè)系統(tǒng)的溫度。

研究人員使用這種工藝制造了功率放大器，這是手機(jī)中必不可少的部件，與采用硅晶體管的設(shè)備相比，它具有更高的信號(hào)強(qiáng)度和效率。在智能手機(jī)中，這可以提高通話質(zhì)量、提高無(wú)線帶寬、增強(qiáng)連接性并延長(zhǎng)電池壽命。

因?yàn)樗麄兊姆椒ǚ蠘?biāo)準(zhǔn)程序，所以它可以改進(jìn)當(dāng)今存在的電子設(shè)備以及未來(lái)的技術(shù)。未來(lái)，新的集成方案甚至可以實(shí)現(xiàn)量子應(yīng)用，因?yàn)?GaN 在許多類型的量子計(jì)算所必需的低溫下的性能優(yōu)于硅。

“如果我們能夠降低成本，提高可擴(kuò)展性，同時(shí)增強(qiáng)電子設(shè)備的性能，那么我們就應(yīng)該采用這項(xiàng)技術(shù)。我們將硅中存在的最好的東西與最好的氮化鎵電子設(shè)備相結(jié)合。這些混合芯片可以徹底改變?cè)S多商業(yè)市場(chǎng)，“麻省理工學(xué)院研究生、該方法論文的主要作者 Pradyot Yadav 說(shuō)。