新聞中心

EEPW首頁(yè) > 業(yè)界動(dòng)態(tài) > 當(dāng)我們?cè)谡務(wù)摂?shù)字經(jīng)濟(jì),我們?cè)谡務(wù)揈DA

當(dāng)我們?cè)谡務(wù)摂?shù)字經(jīng)濟(jì),我們?cè)谡務(wù)揈DA

作者: 時(shí)間:2022-01-18 來源:電子產(chǎn)品世界 收藏


本文引用地址:http://www.2s4d.com/article/202201/430981.htm

未來已來,只是尚未流行。

EDA,三個(gè)簡(jiǎn)單字母卻代表著解決芯片設(shè)計(jì)重重障礙的底層技術(shù),一端連接著創(chuàng)新嚴(yán)謹(jǐn)?shù)男酒_發(fā)者,另一端則連接著日新月異的數(shù)字世界。

當(dāng)我們?cè)谡務(wù)揈DA時(shí),我們?cè)谡務(wù)撌裁?/strong>

在EDA出現(xiàn)之前,開發(fā)者必須手工完成集成電路的設(shè)計(jì)、布線等工作,而后工業(yè)界開始使用幾何學(xué)方法來制造用于電路光繪的膠帶。從20世紀(jì)60年代中期開始,業(yè)界先后出現(xiàn)包括通過幾何軟件生成單色曝光圖像圖形化工具,第一個(gè)自動(dòng)化的電路布局和布線工具,這些工具奏響了EDA發(fā)展的序曲。1970年代中期起,開發(fā)人員嘗試將整個(gè)設(shè)計(jì)過程自動(dòng)化,而不僅僅滿足于自動(dòng)完成掩膜草圖。而從80年代開始,隨著VHDL、Verilog、以及仿真器的出現(xiàn),芯片設(shè)計(jì)仿真和可執(zhí)行的設(shè)計(jì)有了其規(guī)范化的硬件描述語(yǔ)言和標(biāo)準(zhǔn)。

1986年,Aart de Geus博士發(fā)明了自己的邏輯綜合技術(shù),以取代手動(dòng)化設(shè)計(jì)過程。利用這種新工具,可以在幾分鐘或幾小時(shí)內(nèi)完成以前需要數(shù)周才能完成的設(shè)計(jì)工作,而且成果更佳,這“徹底改變了數(shù)字設(shè)計(jì)的概念”。

EDA工具讓芯片功能開發(fā)與具體物理實(shí)現(xiàn)逐漸剝離開,芯片架構(gòu)師與數(shù)字電路設(shè)計(jì)工程師不再需要關(guān)注晶體管在物理實(shí)現(xiàn)時(shí)的很多細(xì)節(jié)。單元庫(kù)、硬件描述語(yǔ)言和硅IP的出現(xiàn),讓工程師可以用抽象化的高級(jí)語(yǔ)言設(shè)計(jì)芯片,通過邏輯綜合工具把抽象化設(shè)計(jì)轉(zhuǎn)換成實(shí)際的邏輯電路連接組合。這直接加速了芯片開發(fā)的進(jìn)程,使大規(guī)模芯片開發(fā)變?yōu)榭赡?,讓人類有機(jī)會(huì)設(shè)計(jì)出包含數(shù)百億個(gè)晶體管的復(fù)雜芯片。

邏輯綜合:劃時(shí)代的EDA工具

邏輯綜合對(duì)于EDA設(shè)計(jì)領(lǐng)域來說是一個(gè)偉大的成就,能夠把描述RTL級(jí)的HDL語(yǔ)言翻譯成GTECH,然后再優(yōu)化和映射成工藝相關(guān)的門級(jí)網(wǎng)表,作為輸入給自動(dòng)布局布線工具生成GDSII文件用于芯片制造。例如,1986年推出的邏輯綜合工具Design Compiler,得到全球幾乎所有的芯片供應(yīng)商、IP供應(yīng)商和庫(kù)供應(yīng)商的支持和應(yīng)用,到九十年代中期,Design Compiler已經(jīng)成為RTL邏輯綜合的事實(shí)標(biāo)準(zhǔn),讓開發(fā)者的生產(chǎn)力提高至10倍。

Design Compiler作為業(yè)界歷史最悠久的設(shè)計(jì)實(shí)現(xiàn)工具之一,經(jīng)過30年的不斷發(fā)展和技術(shù)積累,該邏輯綜合工具提供超可靠設(shè)計(jì)實(shí)現(xiàn)優(yōu)化和性能結(jié)果,是目前業(yè)界使用極為廣泛的ASIC設(shè)計(jì)實(shí)現(xiàn)工具,為當(dāng)今極度復(fù)雜的前沿設(shè)計(jì)提供了有力支持,能夠滿足了諸如人工智能(AI)、云計(jì)算、5G和自動(dòng)駕駛等半導(dǎo)體市場(chǎng)對(duì)更小體積、更高性能、更低功耗的芯片需求,以及對(duì)研發(fā)周期越來越高的要求。

EDA公司并未止步于一時(shí)的技術(shù)領(lǐng)先,而是前瞻性地預(yù)判到行業(yè)未來的發(fā)展趨勢(shì)和市場(chǎng)需求,持續(xù)對(duì)邏輯綜合工具進(jìn)行研發(fā)投資,帶來一次次突破性的創(chuàng)新綜合技術(shù)。例如加入物理綜合,即在綜合前加入版圖的布局規(guī)劃信息,然后調(diào)用庫(kù)信息和約束條件,生成帶有布局信息的門級(jí)設(shè)計(jì)結(jié)果,進(jìn)一步提高了綜合與布局布線結(jié)果的相關(guān)一致性,不僅可以更精準(zhǔn)地估算連線延時(shí),還可以預(yù)測(cè)布線擁堵情況并進(jìn)行相應(yīng)優(yōu)化。

摩爾定律放緩,EDA的“破局之道”

隨著摩爾定律放緩,半導(dǎo)體產(chǎn)業(yè)開始采用新架構(gòu),硬件層面出現(xiàn)一些根本的變化。單個(gè)巨大芯片的設(shè)計(jì)方法開始由多個(gè)芯片取代,其中每個(gè)芯片都有特定的作用,并使用非常密集的全新集成技術(shù)封裝到一起。

在這個(gè)半導(dǎo)體設(shè)計(jì)的新時(shí)代,摩爾定律推動(dòng)規(guī)模復(fù)雜性不斷提高,而且各種技術(shù)全面融合在單個(gè)包裝內(nèi)提高了系統(tǒng)復(fù)雜性。Aart de Geus博士將半導(dǎo)體增長(zhǎng)的這個(gè)新階段定義為SysMoore時(shí)代。SysMoore融合了摩爾定律的持續(xù)優(yōu)勢(shì)和系統(tǒng)性集成的新優(yōu)勢(shì)。面對(duì)新時(shí)代的復(fù)雜挑戰(zhàn),EDA工具從硅片層面、器件層面、芯片層面、系統(tǒng)層面、軟件層面都開展關(guān)鍵創(chuàng)新,旨在實(shí)現(xiàn)更高的設(shè)計(jì)效率,提供更有競(jìng)爭(zhēng)力的產(chǎn)品。

當(dāng)下, EDA工具進(jìn)入2.0時(shí)代,其未來的發(fā)展著重在兩個(gè)大的方向,一是應(yīng)用目前豐富的算力,提高并行和分布式處理能力,提升設(shè)計(jì)效率;二是更多的應(yīng)用AI技術(shù),促進(jìn)設(shè)計(jì)的探索自動(dòng)化,減少可替代的人工努力,解放工程師資源到更具創(chuàng)造性的工作。

“易用”與“強(qiáng)大”的拉鋸戰(zhàn)

數(shù)字時(shí)代,瞬息萬變。人工智能、汽車電子、5G等全新技術(shù)與應(yīng)用對(duì)高質(zhì)量芯片需求激增,不斷推動(dòng)集成電路產(chǎn)業(yè)的創(chuàng)新與壯大。同時(shí),汽車、超大規(guī)模數(shù)據(jù)中心等領(lǐng)域的大型系統(tǒng)級(jí)公司正紛紛將芯片研發(fā)納入公司整體業(yè)務(wù)和差異化戰(zhàn)略,試圖在時(shí)代的浪潮中分得一杯羹。

芯片應(yīng)用范圍隨之不斷擴(kuò)展,不同設(shè)計(jì)需求將長(zhǎng)期共存。對(duì)此,新思科技全球資深副總裁葛群兼中國(guó)董事長(zhǎng)提出,要為開發(fā)者提供像“美圖秀秀”和“Photoshop”一樣不同類型的集成電路設(shè)計(jì)工具,以滿足更多元化的工程需求。家電等終端產(chǎn)品所使用的芯片功能簡(jiǎn)單,性能要求也不高,相對(duì)簡(jiǎn)單的“美圖秀秀”便可滿足其設(shè)計(jì)需求;而像CPU、GPU等追求極致功能SoC,集成度要求則越來越高,需要先進(jìn)的工藝,則需要更為專業(yè)的“Photoshop”。

同時(shí),由于數(shù)字社會(huì)中芯片的需求量激增,未來使用“美圖秀秀”類EDA工具進(jìn)行芯片設(shè)計(jì)的場(chǎng)景會(huì)更多,市場(chǎng)潛力也會(huì)更大。因此,使芯片設(shè)計(jì)變得像用“美圖秀秀”做圖一樣簡(jiǎn)單,而不是維持在原來只有少數(shù)人才能掌握的專業(yè)“Photoshop”是半導(dǎo)體技術(shù)發(fā)展的前景,亦是新思一直以來的期待。

未來不是一場(chǎng)零和博弈

一般一款芯片的設(shè)計(jì)周期是一至兩年,而一個(gè)EDA點(diǎn)工具的開發(fā)周期就需要3年,平臺(tái)型工具更至少需要5年的開發(fā)時(shí)間。國(guó)際領(lǐng)先EDA公司的發(fā)展歷程無不例外,都是從點(diǎn)工具入場(chǎng),通過長(zhǎng)期研發(fā)投入和不斷并購(gòu),歷時(shí)30多年新思才構(gòu)建起了如今陣列完整的EDA工具庫(kù)。這對(duì)于我們中國(guó)EDA的本土化發(fā)展頗具借鑒意義——先從單個(gè)點(diǎn)工具切入,再循序漸進(jìn)到整個(gè)套件和平臺(tái)。這不可能一蹴而就,必然是一個(gè)漸進(jìn)的過程。

在當(dāng)前國(guó)內(nèi)國(guó)際雙循環(huán)相互促進(jìn)的新發(fā)展格局下,國(guó)際領(lǐng)先EDA公司在多數(shù)場(chǎng)景中都將是本土EDA廠商的合作伙伴,而非競(jìng)爭(zhēng)對(duì)手。在本土公司尚不能構(gòu)建起完整芯片開發(fā)環(huán)境前,本土供應(yīng)鏈更可行的方式是與國(guó)際化頭部企業(yè)加強(qiáng)合作,利用新興的人工智能和云計(jì)算的技術(shù),結(jié)合當(dāng)前EDA頭部企業(yè)的優(yōu)勢(shì)產(chǎn)品,發(fā)揮本土公司特色,為中國(guó)芯片行業(yè)發(fā)展鋪平道路。

作為數(shù)字經(jīng)濟(jì)的“底座科技”,EDA從最初作為輸入與仿真的工具確保芯片的正確設(shè)計(jì)、到通過優(yōu)化與映射確保芯片設(shè)計(jì)的理想性能、再到如今不斷提升自主化和智能化來引領(lǐng)芯片設(shè)計(jì),正通過自身的不斷演進(jìn)和迭代升級(jí),為數(shù)字經(jīng)濟(jì)時(shí)代提供源源不斷的動(dòng)力。



關(guān)鍵詞:

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉