新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > FPGA學習流程總結

FPGA學習流程總結

作者: 時間:2017-10-13 來源:網(wǎng)絡 收藏

熟悉數(shù)字電路,、時序邏輯電路 -------------->

本文引用地址:http://www.2s4d.com/article/201710/365642.htm

熟悉verilog/VHDL語法 --------------------- ---->

用verilog實現(xiàn)基本的數(shù)字電路(、時序邏輯電路)------->

買一個功能稍微多一點的開發(fā)板,驅動一些基本器件,熟悉開發(fā)工具(ISE,QuartusII,modelsim),進一步熟練verilog/VHDL----------------------->

熟悉常用設計技巧和方法(串并轉換、乒乓操作、同步設計等等),最好用verilog/VHDL去實現(xiàn)這些技巧------------------------------------------ ->

較復雜的數(shù)字系統(tǒng)設計(ROM,RAM,F(xiàn)IFO等等),并熟練使用內(nèi)部資源及常用IP核(DLL,PLL,ROM,RAM,雙口RAM,DCFIFO等)------>

找一個高級應用的方向,朝那個方向發(fā)展,比如,F(xiàn)PGA數(shù)字信號處理、FPGA圖像處理、FPGA視頻處理、FPGA的PCI數(shù)據(jù)采集卡和數(shù)字I/0卡(現(xiàn)在的數(shù)據(jù)采集卡和數(shù)字I/O卡都用FPGA),F(xiàn)PGA在通信方面的應用、FPGA嵌入式的應用。



評論


相關推薦

技術專區(qū)

關閉