基于FPGA的AVS解碼芯片驗(yàn)證平臺

針對AVS視頻解碼芯片仿真和驗(yàn)證的要求，提出了基于FPGA的驗(yàn)證平臺框架。該驗(yàn)證平臺主要用于對AVS解碼芯片進(jìn)行硬件模塊的驗(yàn)證，從而為整個(gè)視頻解碼芯片的開發(fā)提供可靠的依據(jù)。該平臺基于Nios II軟核處理器，可使軟件模塊和硬件模塊在一個(gè)平臺下真正實(shí)現(xiàn)軟硬件協(xié)同工作。基于該平臺實(shí)現(xiàn)了多個(gè)硬件模塊和AVS視頻解碼芯片的驗(yàn)證，其結(jié)果證明了該驗(yàn)證平臺的正確性和可靠性。

基于FPGA的AVS視頻解碼芯片驗(yàn)證平臺設(shè)計(jì).pdf