Microblaze與片內(nèi)邏輯分析工具Chipscopepro

　　隨著FPGA規(guī)模的不斷增大，其封裝形式大多向球形方式轉(zhuǎn)移，這樣使得傳統(tǒng)的探針?lè)绞奖O(jiān)測(cè)信號(hào)變得越來(lái)越困難。Chipscopepro是一種片內(nèi)邏輯分析工具，它能通過(guò)JTAG口，將FPGA內(nèi)部信號(hào)實(shí)時(shí)讀出，傳入計(jì)算機(jī)進(jìn)行分析。它的基本實(shí)現(xiàn)方法是通過(guò)利用FPGA中未使用的BLOCKRAM，利用設(shè)置的觸發(fā)條件將相應(yīng)信號(hào)實(shí)時(shí)的存儲(chǔ)其中，然后利用JTAG口將數(shù)據(jù)傳入計(jì)算機(jī)，最后在計(jì)算機(jī)中顯示其波形。

　　在XILINXEDK中提供的了5個(gè)Chipscopepro核,

1.chipscope_icon―集成控制核，與其它的ChipScopecores進(jìn)行通訊，最后將數(shù)據(jù)通過(guò)JTAG口送出。
2.chipscope_opb_iba―監(jiān)測(cè)OPB總線動(dòng)作
3.chipscope_plb_iba―監(jiān)測(cè)PLB總線動(dòng)作
4.chipscope_vio―創(chuàng)建虛擬IO（VirtualIO），通過(guò)JTAG實(shí)現(xiàn)監(jiān)測(cè)和驅(qū)動(dòng)FPGA內(nèi)部信號(hào)。
5.chipscope_ila―監(jiān)測(cè)單獨(dú)的非總線信號(hào)，現(xiàn)行版本只支持MHS級(jí)信號(hào)的探測(cè)。

　　下面簡(jiǎn)要介紹其在EDK中實(shí)現(xiàn)過(guò)程：

　　在MHS中加入相應(yīng)的IPcores,圖中加入了chipscope_icon，chipscope_opb_iba和chipscope_ila。

　　建立模塊信號(hào)的連接關(guān)系，并對(duì)其相應(yīng)參數(shù)做設(shè)置，

　　相應(yīng)的MHS文件為，
BEGINchipscope_icon
PARAMETERINSTANCE=chipscope_icon_0
PARAMETERHW_VER=1.00.a
PARAMETERC_NUM_CONTROL_PORTS=2
PARAMETERC_SYSTEM_CONTAINS_MDM=1
PORTcontrol0=chipscope_icon_0_control0
PORTcontrol1=chipscope_icon_0_control1
END
BEGINchipscope_opb_iba
PARAMETERINSTANCE=chipscope_opb_iba_0
PARAMETERHW_VER=1.00.a
PARAMETERC_NUM_DATA_SAMPLES=512
PARAMETERC_CONTROL_UNITS=1
PARAMETERC_ADDR_UNITS=1
PARAMETERC_DATA_UNITS=1
BUS_INTERFACEMON_OPB=mb_opb
PORTOPB_Clk=sys_clk_s
PORTSYS_Rst=sys_rst_s
PORTchipscope_icon_control=chipscope_icon_0_control0
END
BEGINchipscope_ila
PARAMETERINSTANCE=chipscope_ila_0
PARAMETERHW_VER=1.00.a
PARAMETERC_ENABLE_TRIGGER_OUT=1
PARAMETERC_DATA_SAME_AS_TRIGGER=1
PARAMETERC_TRIG0_TRIGGER_IN_WIDTH=8
PORTCHIPSCOPE_ILA_CONTROL=chipscope_icon_0_control1
PORTCLK=sys_clk_s
PORTTRIG0=fpga_0_LEDs_8Bit_GPIO_d_out
END