新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 一種基于FPGA的PXA270外設(shè)時序轉(zhuǎn)換接口設(shè)計

一種基于FPGA的PXA270外設(shè)時序轉(zhuǎn)換接口設(shè)計

作者: 時間:2009-09-24 來源:網(wǎng)絡(luò) 收藏

圖3為COM20020的時序原理圖,從時序分析可得出如下設(shè)計方案:DIR用于指示操作是讀還是寫,DIR=‘1’為讀,否則為寫。在操作前先對DIR 賦值;在EN有效時選擇CS,CLK的下一次上升沿變?yōu)橛行?。這樣是給寫操作對COM20020數(shù)據(jù)總線準(zhǔn)備數(shù)據(jù)之用,不影響讀操作;DS選擇在CS有效的下一個CLK上升沿變?yōu)橛行?,但在CS無效前兩個時鐘周期給出上升沿,以滿足“片選信號CS必須先于DS至少5 ns,并且只能在DS無效之后恢復(fù)為高電平”,并且DS中間應(yīng)有至少60 ns的時鐘寬度,因而保持3個CLK周期有效。圖4為CommandGenerator時序仿真圖。采用計數(shù)器進(jìn)行時序同步。以下給出VHDL源代碼。

本文引用地址:http://www.2s4d.com/article/191920.htm

  • <blockquote id="mskyo"><samp id="mskyo"></samp></blockquote>
  • <abbr id="mskyo"><abbr id="mskyo"></abbr></abbr>
      • <samp id="mskyo"></samp>
        <strike id="mskyo"><tfoot id="mskyo"></tfoot></strike>



        關(guān)鍵詞: FPGA 270 PXA 外設(shè)

        評論


        相關(guān)推薦

        技術(shù)專區(qū)

      • <blockquote id="mskyo"><tfoot id="mskyo"></tfoot></blockquote>
          <noframes id="mskyo">