新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于Nios II處理器的SVPWM IP Core設(shè)計(jì)

基于Nios II處理器的SVPWM IP Core設(shè)計(jì)

作者: 時(shí)間:2012-03-09 來源:網(wǎng)絡(luò) 收藏


2 設(shè)計(jì)
結(jié)構(gòu)框圖如圖4所示。整個(gè)系統(tǒng)由總線接口、PWM可逆計(jì)數(shù)、分頻、ROM地址生成、正弦值存儲(chǔ)、時(shí)序控制、乘法器及死區(qū)發(fā)生器等模塊構(gòu)成。

本文引用地址:http://www.2s4d.com/article/190673.htm

h.jpg


(1)寄存器組。
寄存器組提供了該 與CPU交換信息的通道。當(dāng)采用II作為微控制器時(shí),用戶可以通過Avalon總線采用基地址+偏移量的方式訪問IP Core內(nèi)部的6個(gè)寄存器,如表2所示。

g.jpg



關(guān)鍵詞: SVPWM Nios Core IP

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉