新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > PROTEL技術(shù)大全之第三篇

PROTEL技術(shù)大全之第三篇

作者: 時(shí)間:2012-06-20 來(lái)源:網(wǎng)絡(luò) 收藏

D2-D1)

本文引用地址:http://www.2s4d.com/article/190232.htm

過(guò)孔的寄生電容會(huì)給電路造成的主要影響是延長(zhǎng)了信號(hào)的上升時(shí)間,降低了電路的速度。舉例來(lái)說(shuō),對(duì)于一塊厚度為50Mil的PCB板,如果使用內(nèi)徑為10Mil,焊盤直徑為20Mil的過(guò)孔,焊盤與地鋪銅區(qū)的距離為32Mil,則我們可以通過(guò)上面的公式近似算出過(guò)孔的寄生電容大致是:C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF,這部分電容引起的上升時(shí)間變化量為:T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。從這些數(shù)值可以看出,盡管單個(gè)過(guò)孔的寄生電容引起的上升延變緩的效用不是很明顯,但是如果走線中多次使用過(guò)孔進(jìn)行層間的切換,設(shè)計(jì)者還是要慎重考慮的。

三、過(guò)孔的寄生電感

同樣,過(guò)孔存在寄生電容的同時(shí)也存在著寄生電感,在高速數(shù)字電路的設(shè)計(jì)中,過(guò)孔的寄生電感帶來(lái)的危害往往大于寄生電容的影響。它的寄生串聯(lián)電感會(huì)削弱旁路電容的貢獻(xiàn),減弱整個(gè)電源系統(tǒng)的濾波效用。我們可以用下面的公式來(lái)簡(jiǎn)單地計(jì)算一個(gè)過(guò)孔近似的寄生電感:

L=5.08h[ln(4h/d)+1]其中L指過(guò)孔的電感,h是過(guò)孔的長(zhǎng)度,d是中心鉆孔的直徑。從式中可以看出,過(guò)孔的直徑對(duì)電感的影響較小,而對(duì)電感影響最大的是過(guò)孔的長(zhǎng)度。仍然采用上面的例子,可以計(jì)算出過(guò)孔的電感為:L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH 。如果信號(hào)的上升時(shí)間是1ns,那么其等效阻抗大小為:XL=πL/T10-90=3.19Ω。這樣的阻抗在有高頻電流的通過(guò)已經(jīng)不能夠被忽略,特別要注意,旁路電容在連接電源層和地層的時(shí)候需要通過(guò)兩個(gè)過(guò)孔,這樣過(guò)孔的寄生電感就會(huì)成倍增加。

四、高速PCB中的過(guò)孔設(shè)計(jì)

通過(guò)上面對(duì)過(guò)孔寄生特性的分析,我們可以看到,在高速PCB設(shè)計(jì)中,看似簡(jiǎn)單的過(guò)

孔往往也會(huì)給電路的設(shè)計(jì)帶來(lái)很大的負(fù)面效應(yīng)。為了減小過(guò)孔的寄生效應(yīng)帶來(lái)的不利影響,在設(shè)計(jì)中可以盡量做到:

1、從成本和信號(hào)質(zhì)量?jī)煞矫婵紤],選擇合理尺寸的過(guò)孔大小。比如對(duì)6-10層的內(nèi)

存模塊PCB設(shè)計(jì)來(lái)說(shuō),選用10/20Mil(鉆孔/焊盤)的過(guò)孔較好,對(duì)于一些高密度的小尺寸的板子,也可以嘗試使用8/18Mil的過(guò)孔。目前技術(shù)條件下,很難使用更小尺寸的過(guò)孔了。對(duì)于電源或地線的過(guò)孔則可以考慮使用較大尺寸,以減小阻抗。

2、上面討論的兩個(gè)公式可以得出,使用較薄的PCB板有利于減小過(guò)孔的兩種寄

生參數(shù)。

3、PCB板上的信號(hào)走線盡量不換層,也就是說(shuō)盡量不要使用不必要的過(guò)孔。

4、電源和地的管腳要就近打過(guò)孔,過(guò)孔和管腳之間的引線越短越好,因?yàn)樗鼈儠?huì)

導(dǎo)致電感的增加。同時(shí)電源和地的引線要盡可能粗,以減少阻抗。

5、在信號(hào)換層的過(guò)孔附近放置一些接地的過(guò)孔,以便為信號(hào)提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地過(guò)孔。當(dāng)然,在設(shè)計(jì)時(shí)還需要靈活多變。前面討論的過(guò)孔模型是每層均有焊盤的情況,也有的時(shí)候,我們可以將某些層的焊盤減小甚至去掉。特別是在過(guò)孔密度非常大的情況下,可能會(huì)導(dǎo)致在鋪銅層形成一個(gè)隔斷回路的斷槽,解決這樣的問(wèn)題除了移動(dòng)過(guò)孔的位置,我們還可以考慮將過(guò)孔在該鋪銅層的焊盤尺寸減小。

問(wèn):從WORD文件中拷貝出來(lái)的符號(hào),為什么不能夠在中正常顯示

復(fù):請(qǐng)問(wèn)你是在SCH環(huán)境,還是在PCB環(huán)境,在PCB環(huán)境是有一些特殊字符不能顯示,因?yàn)槟菚r(shí)保留字.

問(wèn):net名與port同名,pcb中可否連接

答復(fù):可以,可以多種方式生成網(wǎng)絡(luò),當(dāng)你在在層次圖中以port-port時(shí),每張線路圖可以用相同的NET名,它們不會(huì)因網(wǎng)絡(luò)名是一樣而連接.但請(qǐng)不要使用電源端口,因?yàn)槟鞘侨值?

問(wèn)::請(qǐng)問(wèn)在99SE中導(dǎo)入PADS文件, 為何焊盤屬性改了

復(fù):這多是因?yàn)閮煞N軟件和每種版本之間的差異造成,通常做一下手工體調(diào)整就可以了。

問(wèn):請(qǐng)問(wèn)楊大蝦:為何通過(guò)軟件把power logic的原理圖轉(zhuǎn)化成protel后,在protel中無(wú)法進(jìn)行屬性修改,只要一修改,要不不現(xiàn)實(shí),要不就是全顯示屬性?謝謝!

復(fù):如全顯示,可以做一個(gè)全局性編輯,只顯示希望的部分。

問(wèn):請(qǐng)教鋪~的原則?

復(fù):鋪~一般應(yīng)該在你的安全間距的2倍以上.這是LAYOUT的常規(guī)知識(shí).

問(wèn):請(qǐng)問(wèn)Potel DXP在自動(dòng)布局方面有無(wú)改進(jìn)?導(dǎo)入封裝時(shí)能否根據(jù)原理圖的布局自動(dòng)排開(kāi)?

復(fù):PCB布局與原理圖布局沒(méi)有一定的內(nèi)在必然聯(lián)系,故此,Potel DXP在自動(dòng)布局時(shí)不會(huì)根據(jù)原理圖的布局自動(dòng)排開(kāi)。(根據(jù)子圖建立的元件類,可以幫助PCB布局依據(jù)原理圖的連接)。

問(wèn):請(qǐng)問(wèn)信號(hào)完整性分析的資料在什么地方購(gòu)買

復(fù):Protel軟件配有詳細(xì)的信號(hào)完整性分析手冊(cè)。


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: PROTEL 技術(shù)大全

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉