基于FPGA的自定義總線(xiàn)MCMB的設(shè)計(jì)與實(shí)現(xiàn)
(1) SMC接口模塊
實(shí)現(xiàn)SMC總線(xiàn)到Wishbone總線(xiàn)的轉(zhuǎn)換,SMC總線(xiàn)至Wishbone總線(xiàn)接口轉(zhuǎn)換模塊如圖2所示。本文引用地址:http://www.2s4d.com/article/189629.htm
該模塊的信號(hào)轉(zhuǎn)換可以分為以下三種:
1)數(shù)據(jù)地址線(xiàn)
地址線(xiàn)上將SMC總線(xiàn)的地址線(xiàn)SMC_A[15..0 ]譯碼成Wishbone地址總線(xiàn)ADR_O[15..0]。數(shù)據(jù)線(xiàn)上使SMC總線(xiàn)的輸入輸出復(fù)用數(shù)據(jù)線(xiàn)SMC_D轉(zhuǎn)換成兩個(gè)分開(kāi)的單個(gè)輸入輸出信號(hào)DAT_O[15..0]和DAT_I[15..0]。
2)控制信號(hào)
當(dāng)ARM發(fā)起SMC總線(xiàn)操作時(shí),我們根據(jù)SMC總線(xiàn)操作的類(lèi)型,譯碼得到以下輸出控制信號(hào):WE_O、 CYC_O、 SEL_O[3..0]、 CTI_O[2..0]、STB_O和BTE_O[1..0]。
SMC總線(xiàn)的讀寫(xiě)命令分別為NRD和NWE。當(dāng)NWE為低時(shí),表明當(dāng)前操作是寫(xiě)操作。NRD為低時(shí),表明當(dāng)前操作是瀆操作。Wishbone總線(xiàn)的WE_O信號(hào)只在寫(xiě)操作時(shí)有效,所以當(dāng)FSC0和NWE都有效時(shí),便將WE_O信號(hào)置1,證明這是一個(gè)有效的寫(xiě)操作,當(dāng)FCS0有效但NEW為低時(shí),為讀操作。
CYC_O有效表示W(wǎng)ishbone總線(xiàn)事務(wù)的開(kāi)始。當(dāng)ARM發(fā)起SMC總線(xiàn)操作時(shí),可由SMC總線(xiàn)的FCS0信號(hào)譯碼得到。
SEL_O[3..0]代表Wishbone數(shù)據(jù)總線(xiàn)上的有效位。在系統(tǒng)的設(shè)計(jì)中將SEL_O[3..0]置全1,表明數(shù)據(jù)線(xiàn)上的每一位數(shù)據(jù)郜一直有效。
CTI_O[2..0]譯碼Wishbone總線(xiàn)的操作是單字操作和塊操作。選擇SMC總線(xiàn)地址線(xiàn)A[17]和A[18],A[17]定義為SMC_LAST;A[18]定義為SMC_BURST。這兩個(gè)信號(hào)用于對(duì)CTI_0 [2..0]的譯碼。當(dāng)進(jìn)行單字讀寫(xiě)操作時(shí),SMC_LAST和SMC_BURST均為低,CTI_O [2..0]譯碼為111;當(dāng)進(jìn)行塊讀寫(xiě)操作并且不是最后一個(gè)數(shù)據(jù)相時(shí),SMC_LAST為低,SMC_BURST為高,CTI_O[2..0]譯碼輸出010;當(dāng)進(jìn)行塊傳輸且為最后一個(gè)數(shù)據(jù)相時(shí),SMC_LAST和SMC_BURST均置為高,CTI_O[2..0]譯碼輸出111,代表塊傳輸操作的結(jié)束。
3)響應(yīng)信號(hào)譯碼
當(dāng)外設(shè)和MCMB總線(xiàn)進(jìn)入等待狀態(tài)時(shí),需要產(chǎn)生NWAIT信號(hào);當(dāng)外設(shè)和MCMB總線(xiàn)狀態(tài)異常時(shí),需要產(chǎn)生中斷信號(hào)。
Wishbone主模塊有三個(gè)輸入的響應(yīng)信號(hào),分別為ACK_I、ERR_I、RTY_I。當(dāng)外設(shè)不能及時(shí)響應(yīng)當(dāng)前操作時(shí),需要在SMC總線(xiàn)上插入等待周期。NWAIT是SMC總線(xiàn)的等待信號(hào)。當(dāng)NWAIT為0時(shí),ARM保持當(dāng)前SMC總線(xiàn)操作,直到撤銷(xiāo)NWAIT為止。
(2) SMC主橋接口模塊
實(shí)現(xiàn)Wishbone總線(xiàn)到MCMB總線(xiàn)的轉(zhuǎn)換,主要是對(duì)MCMB總線(xiàn)的各種狀態(tài)進(jìn)行譯碼,并將譯碼結(jié)果與上面的Wishbone從模塊進(jìn)行對(duì)接。模塊如圖3所示。
①數(shù)據(jù)地址
Wishbine從模塊的地址和數(shù)據(jù)的輸入輸出是分開(kāi)的,但在MCMB總線(xiàn)上,地址和數(shù)據(jù)復(fù)用一個(gè)線(xiàn),在這主橋中有個(gè)譯碼邏輯,將數(shù)據(jù)和地址進(jìn)行轉(zhuǎn)換。即將ADR_O [15..0]、DATA_I [15..0]和DATA_O [15..0]譯碼為AD [15..0]。
評(píng)論