關(guān) 閉

新聞中心

EEPW首頁 > 工控自動化 > 設(shè)計應(yīng)用 > U盤SoC的設(shè)計與實現(xiàn)

U盤SoC的設(shè)計與實現(xiàn)

作者: 時間:2013-05-16 來源:網(wǎng)絡(luò) 收藏

3 仿真與驗證
3.1 仿真環(huán)境的介紹
為了驗證此設(shè)計,需要建立一個和實際應(yīng)用情況類似的仿真驗證平臺,這個仿真系統(tǒng)平臺包括 CORE的RTL代碼、CPU核、控制軟件的二進制代碼、UDC_Control、NandFlash、 Host的仿真模型等。整個系統(tǒng)的Modelsim仿真環(huán)境如圖6所示。

本文引用地址:http://www.2s4d.com/article/159369.htm

a.JPG


HOST的仿真模型用來模擬PC機上的主機控制器,完成上電檢測、標準設(shè)備請求、批量傳輸請求等功能,用來檢測USB設(shè)備應(yīng)答數(shù)據(jù)是否正確。負責讀取主控制器的事務(wù)處理列表,并將它們安排在一系列長度的幀中,發(fā)送到USB總線上。
3.2 仿真結(jié)果
通過此測試平臺,成功的完成了USB主機與SoC之間的通信。仿真圖如圖7所示。

b.JPG


從仿真圖中可以看出,通過控制傳輸對設(shè)備進行了復(fù)位、獲取設(shè)備描述符、配置地址等操作。接著進行了一個bulkout和bulk in傳輸。主機準確的將數(shù)據(jù)寫入了NandFlash,并且正確的將數(shù)據(jù)讀出。仿真表明,設(shè)計的結(jié)果滿足了USB設(shè)備控制器的規(guī)格要求。

4 結(jié)束語
文中探討了SoC的設(shè)計,并結(jié)合仿真工具通過了RTL級仿真,證明了本設(shè)計的可行性。該SoC設(shè)計具有便于修改、易于實現(xiàn)的特點。


上一頁 1 2 3 下一頁

關(guān)鍵詞: U盤 片上系統(tǒng) USB Verilog HDL

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉