基于ARM雙內核的平臺化網絡產品設計

新興的無線連接技術促使更多產品向新一代商務及家庭網絡應用方向發(fā)展。因此，網絡市場中的用戶終端設備（CPE：customer premises equipment）部分，也正朝著消費市場的狀態(tài)轉變。
　　 CPE產品的成功，需要由一個設計平臺及靈活的產品開發(fā)流程來支撐，以滿足各種新興網絡協(xié)議的性能需求，加快研發(fā)進程，最終提供經濟而節(jié)能的終端產品。


圖1網絡市場中設備數(shù)量分布
　　技術發(fā)展動力
　　對網絡設備而言，日益增長的帶寬需求是最為顯著的技術發(fā)展動力。曾有人指出帶寬正以類似于摩爾定律的方式增長，如：客戶端的帶寬每18-24個月增加一倍，而核心/光纖帶寬約每8月增長一倍[2]。

　　然而，日益增長的帶寬需求并不是唯一促進技術發(fā)展的原因。對CPE的功能及智能性需求的增長也是另一種驅動因素，因此，單單采用更大更快的處理器并不是最為有效的方案。
　　更多功能的集成、增強的安全性和多種協(xié)議的發(fā)展等都將使CPE產品越來越復雜。不同協(xié)議的交換處理是眾多CPE應用產品的普遍需求。如：無線局域網接口設備中的核心功能是在以太網和多種IEEE802.11接口標準間進行轉換。產品需求中可能會需要接口設備能夠提供多種接入點，以支持管理多種格式數(shù)據流的需求。
　　即使網絡產品不是便攜式的，低功耗也非常重要。低功耗設計可以降低對外殼及印刷電路板（PCB）制造的限制，也無需電扇散熱。除去了這些問題，設計的可靠也將大大提高。


圖2將各類產品集中使用的思路促使應用產品往集成化方向發(fā)展

　　為了達到優(yōu)良的實時性能，處理器應能有效地管理中斷，并同時具備足夠的數(shù)據處理能力。上下文的切換也是關鍵的需求，具有在中斷服務程序和任務模式編碼之間有效切換的能力會帶來更佳的性能。當然，還應盡量減少中斷服務和進行上下文切換的延時。
　　這類產品中的存儲器管理是個需要仔細考慮的問題。完全的嵌入式系統(tǒng)通常運行在固定的程序集中，無需加入新的程序。這樣的應用產品并不需要帶有地址轉換的完整存儲器管理單元（MMU）。更簡單的存儲器保護單元（MPU）通?？梢愿咝У剡\行實時操作系統(tǒng)（RTOS），允許多程序運行，進行上下文切換時開銷更少。含有 MMU的內核進行中斷服務時可能比基于MPU的內核要低效一些，同時還需要為地址轉換設置更大的外部存儲器。
　　 CPE產品正朝著家用消費品市場進軍。目前，市場競爭激烈，終端設備的價格便成為主要的競爭優(yōu)勢。同樣地，縮短產品上市時間，也是提高市場占有率的重要優(yōu)勢。客制化終端網絡設備將真正縮短推出系列產品的上市時間。市場需要一種既能節(jié)約開發(fā)費用，又能縮短研發(fā)時間，并且能簡便地開發(fā)系列產品的技術方案。
　　無論從商務或技術角度出發(fā)考察一個片上系統(tǒng)，都需要處理器方案能滿足多種網絡應中的特殊控制和信號處理需求。設計的技術需求表明，若處理器性能遠遠高于實際需求，即設計了太多不需要的功能，意味著將無端地增加產品成本；但一定的性能冗余和靈活性可以支持產品的后續(xù)發(fā)展，而無需進行更本性的重新設計。
　　總結上述兩個驅動因素，開發(fā)人員應能夠從技術和商業(yè)兩方面來衡量實現(xiàn)一個具體設備。
　　ARM在網絡設備中的應用
　　為了增加帶寬并擁有更復雜的協(xié)議數(shù)據交換能力，許多設計人員正考慮在設計中使用雙核。
　　CPE系統(tǒng)需要滿足多重的復雜控制需求。許多系統(tǒng)體系結構建立于單內核基礎上，管理高級別的功能，如進行系統(tǒng)配置操作和運行實時操作系統(tǒng)，而后與專用的狀態(tài)機集成，進行如數(shù)據包處理等操作。然而，這樣做使得設計和調試非常復雜，特別是設計含有多重私有狀態(tài)機時。
　　嵌入式軟件技術方案相較于復雜的私有硬件技術方案更易維護和推廣運用。嵌入式軟件技術方案能使用高級語言進行編程，使用眾所周知的程序員模式，并擁有大量具有豐富經驗的工程師作為后盾。
　　ASIC的集成度已經非常高，因而，CPU內核的面積非常小。用第二個或第三個處理器來代替以往用多重的獨立硬件模塊顯得更加經濟和實際。
　　在此種趨勢的推動下，ARM推出了集成了雙ARM946E-S微處理器內核的PrimeXsys雙內核平臺（946DCP）。
　　ARM946E-S特點
　　ARM946E-S內含有ARM9E-S?內核，為運行實時操作系統(tǒng)的嵌入式產品提供指令（I）、數(shù)據（D）高速緩存、緊密耦合存儲器（TCM）、寫緩沖器、存儲器保護單元（MPU）。指令和數(shù)據緩存和TCM緩存都是可配置的。存儲器體系結構令設計者可依據實際情況調整緩存和TCM大小。
　　ARM9E-S微處理體系結構提供了快速中斷響應和上下文切換功能。該體系結構非常合適用于如Wind River的VxWorks或Mentor Graphics Nucleus等小型實時操作系統(tǒng)（RTOS），非常適合于CPE設計。增強型DSP指令集可直接在CPU內核上運行，滿足一些DSP需求，不需要另外一個獨立的DSP處理器。
　　EDN嵌入式微 處理器基準協(xié)會（EEMBC，www.eembc.org）提供了一套完整的嵌入式處理器測試標準。EEMBC Netmark?網絡基準是一套路由測試標準。其包含開路最短路徑第一（OSPF/Dijkstra）算法，數(shù)據包流路由基準，路由表算法等。該基準對處理器在網絡運用時實現(xiàn)的功能進行了模擬。
　　這套測試基準中包含壓縮的路由測試基準，用實際的IP幀結構執(zhí)行數(shù)據打包和路由表查詢。該基準可使用不止一個長度的路由表，因而更為高效。這避免了合成測試基準中單一尺寸路由表的缺陷。ARM為ARM946E-S內核提供Netmark基準。在與ARM簽訂了NDA之后，您可獲得該基準。
　　PrimeXsys雙核平臺
　　PrimeXsys雙核平臺（圖3）提供了可擴展、預集成的基礎級IP，支持RTOS的直接運行。946 DCP采用多層AMBA?片上總線體系結構，在交叉型AHB總線矩陣中支持多重總線管理，并提供非常高的帶寬。在946DCP中添加IP，可以用主、從方式訪問系統(tǒng)總線。相應地，AMBA外設總線（APB）為速度較慢的外設提供了更節(jié)能的片上系統(tǒng)連接方式。
　　每個內核內都含有向量中斷控制器（VIC）和嵌入式跟蹤宏單元（ETM?）。當內核全速工作時，ETM監(jiān)控ARM指令和數(shù)據總線，在與跟蹤調試工具進行數(shù)據交換前，將數(shù)據暫存到MultiTrace?分析器中。
　　表1為946 DCP中IP主要模塊的性能指標。


表1. 雙核平臺模塊門數(shù)（單位：千門）