fsp:fpga-pcb 文章最新資訊

二維FIR濾波器的FPGA實(shí)現(xiàn)

　　O 引言　　二維有限長(zhǎng)單位脈沖響應(yīng)濾波器(2D—FIR)用于對(duì)二維信號(hào)的處理，如在通信領(lǐng)域中廣泛采用2D-FIR完成對(duì)I、Q兩支路基帶信號(hào)的濾波[1]。由于涉及大量復(fù)數(shù)運(yùn)算并且實(shí)時(shí)性要求高，如果不對(duì)算法作優(yōu)化在技術(shù)上很難實(shí)現(xiàn)。目前主要設(shè)計(jì)方案是利用FPGA廠商提供的一維FIR知識(shí)產(chǎn)權(quán)核(IP)，組成二維濾波器[2]。這種方案沒(méi)有考濾復(fù)數(shù)運(yùn)算的特點(diǎn)，不可能在算法上優(yōu)化，而且IP核的內(nèi)部代碼是不可修改的，因此在不同廠商的器件上不可移植。2D_FIR的復(fù)數(shù)運(yùn)算都需轉(zhuǎn)成實(shí)數(shù)運(yùn)算來(lái)實(shí)現(xiàn)的，而其中
關(guān)鍵字： FIR濾波器 FPGA

基于FPGA分布式算法的低通FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)

　　0 引言　　傳統(tǒng)數(shù)字濾波器硬件的實(shí)現(xiàn)主要采用專(zhuān)用集成電路(ASIC)和數(shù)字信號(hào)處理器(DSP)來(lái)實(shí)現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-ok up table，LUT)結(jié)構(gòu)，這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu)，相對(duì)于傳統(tǒng)方法來(lái)說(shuō)，其并行度和擴(kuò)展性都很好，它逐漸成為構(gòu)造可編程高性能算法結(jié)構(gòu)的新選擇。　　分布式算法是一種適合FPGA設(shè)計(jì)的乘加運(yùn)算，由于FPGA中硬件乘法器資源有限，直接應(yīng)運(yùn)乘法會(huì)消耗大量的資源。本文利用了豐富的存儲(chǔ)器資源進(jìn)行查找表運(yùn)算，設(shè)計(jì)了一種基于分布式算法低通FI
關(guān)鍵字： FPGA 濾波器 DSP

基于FPGA 的FIR 數(shù)字濾波器設(shè)計(jì)方案

　　本文簡(jiǎn)要介紹了FIR數(shù)字濾波器的結(jié)構(gòu)特點(diǎn)和基本原理，提出基于FPGA和DSP Builder的FIR數(shù)字濾波器的基本設(shè)計(jì)流程和實(shí)現(xiàn)方案。　　在Matlab/Simulink環(huán)境下，采用DSP Builder模塊搭建FIR模型，根據(jù)FDATool工具對(duì)FIR濾波器進(jìn)行了設(shè)計(jì)，然后進(jìn)行系統(tǒng)級(jí)仿真和ModelSim功能仿真，其仿真結(jié)果表明其數(shù)字濾波器的濾波效果良好。通過(guò)SignalCompiler把模型轉(zhuǎn)換成VHDL語(yǔ)言加入到FPGA的硬件設(shè)計(jì)中，從QuartusⅡ軟件中的虛擬邏輯分析工具SignalT
關(guān)鍵字： FPGA FIR 數(shù)字濾波器

Manz亞智科技全新“超細(xì)線路整體解決方案”整合PCB行業(yè)干、濕制程生產(chǎn)設(shè)備, 實(shí)現(xiàn)一站式服務(wù)

　　隨著市場(chǎng)競(jìng)爭(zhēng)的日益激烈，各大廠商對(duì)于電路板生產(chǎn)的要求也在不斷提高，其中“干濕制程生產(chǎn)技術(shù)相結(jié)合”已然成為該領(lǐng)域亟待突破的技術(shù)大關(guān)。秉持著整合高科技制程來(lái)迎合市場(chǎng)趨勢(shì)的技術(shù)發(fā)展理念，全球著名高科技設(shè)備制造商Manz亞智科技近日攜手KLEO公司，推出全新“超細(xì)線路整合解決方案”，成為業(yè)界首個(gè)且唯一可為印刷電路板行業(yè)整合干、濕制程生產(chǎn)設(shè)備的整體解決方案供應(yīng)商。KLEO公司提供的“激光直接成像系統(tǒng)CB20Hvtwinstage” 工具，助
關(guān)鍵字：亞智科技 PCB KLEO

零基礎(chǔ)學(xué)FPGA（五）Verilog語(yǔ)法基基礎(chǔ)基礎(chǔ)(下)

　　9、關(guān)于任務(wù)和函數(shù)的小結(jié)，挑幾點(diǎn)重要的說(shuō)一下吧　　(1)任務(wù)具有多個(gè)輸入、輸入/輸出和輸出變量，在任務(wù)重可以使用延遲、事件和時(shí)序控制結(jié)構(gòu)，在任務(wù)重可以調(diào)用其它任務(wù)和函數(shù)。與任務(wù)不同，函數(shù)具有返回值，而且至少要有一個(gè)輸入變量，而且在函數(shù)中不能使用延遲、事件和時(shí)序控制結(jié)構(gòu)，函數(shù)可以條用函數(shù)，但是不能調(diào)用任務(wù)。　　(2)在聲明函數(shù)時(shí)，系統(tǒng)會(huì)自動(dòng)的生成一個(gè)寄存器變量，函數(shù)的返回值通過(guò)這個(gè)寄存器返回到調(diào)用處。　　(3)函數(shù)和任務(wù)都包含在設(shè)計(jì)層次中，可以通過(guò)層次名對(duì)他們實(shí)行調(diào)用。這句話什么意思啊?
關(guān)鍵字： FPGA Verilog

零基礎(chǔ)學(xué)FPGA（四）Verilog語(yǔ)法基基礎(chǔ)基礎(chǔ)(中)

　　我們接著上篇文章繼續(xù)學(xué)習(xí)，上次提到了兩種賦值語(yǔ)句，讓我們接著往下學(xué)。　　1、塊語(yǔ)句　　塊語(yǔ)句包括兩種，一個(gè)是順序塊，一個(gè)是并行塊。　　(1)順序快　　順序快就好比C語(yǔ)言里的大括號(hào)“{ }”，在Verilog語(yǔ)法中，用begin…end代替。這里只需要知道，在begin…end中間的語(yǔ)句是順序執(zhí)行的就行了。　　(2)并行塊　　并行塊可以算是一個(gè)新的知識(shí)點(diǎn)，與順序塊最大的不同就是并行塊中的語(yǔ)句是同時(shí)開(kāi)始執(zhí)行的，要想控制語(yǔ)句的先后順
關(guān)鍵字： FPGA Verilog

零基礎(chǔ)學(xué)FPGA（三）Verilog語(yǔ)法基基礎(chǔ)基礎(chǔ)(上)

　　這幾天復(fù)習(xí)了一下Verilog的語(yǔ)法知識(shí)，就借此寫(xiě)寫(xiě)我對(duì)這些東西的想法吧。感覺(jué)呢，是和C語(yǔ)言差不多，具有C語(yǔ)言基礎(chǔ)的朋友學(xué)起來(lái)應(yīng)該沒(méi)什么問(wèn)題，和C語(yǔ)言相同的地方就不說(shuō)了吧，重點(diǎn)說(shuō)一下不同點(diǎn)吧。　　1、模塊的結(jié)構(gòu) 　　模塊呢，是Verilog的基本設(shè)計(jì)單元，它主要是由兩部分組成，一個(gè)是接口，另一個(gè)是邏輯。下面舉一個(gè)小例子說(shuō)明一下：　　module xiaomo (a,b,c,d); 　　input a,b; 　　output c,d; 　　assign c=a|b; 　　assign
關(guān)鍵字： FPGA Verilog

高頻PCB布線的設(shè)計(jì)與技巧

　　PCB又被稱(chēng)為印刷電路板(Printed Circuit Board)，它可以實(shí)現(xiàn)電子元器件間的線路連接和功能實(shí)現(xiàn)，也是電源電路設(shè)計(jì)中重要的組成部分。今天就將以本文來(lái)介紹在PCB設(shè)計(jì)中的高頻電路布線技巧。　　多層板布線：　　高頻電路往往集成度較高，布線密度大，采用多層板既是布線所必須，也是降低干擾的有效手段。在PCB Layout階段，合理的選擇一定層數(shù)的印制板尺寸，能充分利用中間層來(lái)設(shè)置屏蔽，更好地實(shí)現(xiàn)就近接地，并有效地降低寄生電感和縮短信號(hào)的傳輸長(zhǎng)度，同時(shí) 還能大幅度地降低信號(hào)的交叉干擾等
關(guān)鍵字： PCB Layout

示波器高刷新率是如何煉成的

　　之前有一篇文章提到《為何示波器廠商從不提及刷新率》，講述了市面上各示波器廠商在刷新率參數(shù)上的市場(chǎng)現(xiàn)狀。而很多示波器用戶(hù)無(wú)不關(guān)心示波器的刷新率指標(biāo)，近期我司FAE在與客戶(hù)交流時(shí)，很多客戶(hù)對(duì)ZDS2022示波器具有33萬(wàn)次幀/秒的高刷新率很感興趣，這樣高的刷新率到底是怎樣做出來(lái)的呢? 　　什么是波形刷新率? 　　波形刷新率又叫波形捕獲率，指的是每秒鐘波形刷新的次數(shù)，表示為波形數(shù)每秒(wfms/s)。事實(shí)上，示波器從采集信號(hào)到屏幕上顯示出信號(hào)波形的過(guò)程，是由若干個(gè)捕獲周期組成的。一個(gè)捕獲周期包括采樣時(shí)間
關(guān)鍵字：示波器 ZDS2022 FPGA

搭建電路的N種方法

　　搭建電路的方式多種多樣，取決于現(xiàn)有何種工具以及時(shí)間是否充裕。設(shè)計(jì)新電路圖時(shí)，通常在最終確定電路結(jié)構(gòu)并進(jìn)行焊接前，要先在面包板上搭建電路并測(cè)試其功能。這樣在初始階段就能及早發(fā)現(xiàn)問(wèn)題，也有足夠的時(shí)間修改設(shè)計(jì)，而不至于被迫修改焊接部件。　　通常第一版設(shè)計(jì)要在能保持相對(duì)長(zhǎng)久的載體上實(shí)現(xiàn)，例如印刷電路板或者萬(wàn)用板。　　繞接/焊針　　在木板上釘上若干釘子，一個(gè)簡(jiǎn)易的電路就制成了，接下來(lái)就可以在釘子之間布線/焊針。我在學(xué)校攻讀GCSCs時(shí)就是這樣設(shè)計(jì)了自己的第一個(gè)電路。若系統(tǒng)相對(duì)復(fù)雜，就需要使用專(zhuān)門(mén)的電
關(guān)鍵字：電路面包板 PCB 搭建電路的N種方法

基于FPGA的無(wú)損圖像壓縮系統(tǒng)設(shè)計(jì)

　　摘要：本文簡(jiǎn)要介紹了圖像壓縮的重要性和常用的無(wú)損圖像壓縮算法，分析了快速高效無(wú)損圖像壓縮算法(FELICS)的優(yōu)勢(shì)，隨后詳細(xì)分析了該算法的編碼步驟和硬件實(shí)現(xiàn)方案，最后公布了基于該方案的FPGA性能指標(biāo)。和其他壓縮算法相比該方案可極大地減小無(wú)損圖像壓縮系統(tǒng)所需的存儲(chǔ)空間和壓縮時(shí)間。　　引言　　隨著信息技術(shù)的巨大革新，數(shù)據(jù)存儲(chǔ)和傳輸開(kāi)始在人類(lèi)生活中變得越來(lái)越重要，數(shù)據(jù)壓縮技術(shù)因而應(yīng)運(yùn)而生，它不僅能減少數(shù)據(jù)存儲(chǔ)所需的空間還可以緩解傳輸帶寬的壓力。數(shù)據(jù)壓縮可以分為有損壓縮和無(wú)損壓縮兩種，其中有損壓縮技
關(guān)鍵字： FPGA 圖像壓縮像素點(diǎn) GOLOMB-RICE 存儲(chǔ)器 201501

射頻印刷電感替代低值空心電感的探索

　　摘要：本文在多年工作經(jīng)驗(yàn)的基礎(chǔ)上運(yùn)用現(xiàn)代電子仿真技術(shù)，進(jìn)行印刷電感替代空心電感的嘗試，得出射頻電路中100nH以下的電感完全可以實(shí)現(xiàn)印刷化的結(jié)論，并提供了具體的射頻仿真軟件模擬設(shè)計(jì)印刷電感的方法實(shí)例，掌握這些軟件的使用方法，對(duì)今后設(shè)計(jì)印刷電感有至關(guān)重要的作用。　　引言　　在經(jīng)濟(jì)轉(zhuǎn)型升級(jí)的大背景下，眾多企業(yè)面臨著“招工難”的棘手問(wèn)題，這在無(wú)形中給射頻工程師們提出了一個(gè)更高的要求，要把新的工藝技術(shù)充實(shí)到產(chǎn)品中去，用技術(shù)的手段來(lái)減少人工工序。過(guò)去有過(guò)一些關(guān)于印刷電感設(shè)計(jì)制作類(lèi)
關(guān)鍵字：射頻印刷電感螺旋電感空心電感 PCB 201501

2015：工業(yè)與汽車(chē)電子展望

　　摘要：通過(guò)走訪部分電機(jī)驅(qū)動(dòng)、汽車(chē)電子、測(cè)試測(cè)量的領(lǐng)先廠商，展望了相關(guān)領(lǐng)域的發(fā)展趨勢(shì)。　　電機(jī)驅(qū)動(dòng)的關(guān)鍵詞：高效、一對(duì)多和遠(yuǎn)程控制　　縱觀2014年，電機(jī)控制的發(fā)展速度雖然不像消費(fèi)品那樣迅猛，但是一直在不斷進(jìn)步，比如近兩年大熱的FOC控制和家電變頻化，以及因傳感器的一些弊端引發(fā)的無(wú)傳感器控制需求，業(yè)界都有很強(qiáng)烈的興趣。　　Microchips公司16位單片機(jī)產(chǎn)品部產(chǎn)品營(yíng)銷(xiāo)經(jīng)理Erlendur Kristjansson指出，在接下來(lái)幾年，采用梯形波或6步逆變器控制的BLDC電機(jī)正轉(zhuǎn)向依靠無(wú)傳感
關(guān)鍵字：汽車(chē)電子電機(jī)驅(qū)動(dòng) MCU FPGA 201501

2015：物聯(lián)網(wǎng)引領(lǐng)芯片廠商創(chuàng)新

　　摘要：通過(guò)對(duì)部分行業(yè)有代表性的芯片和軟件廠商的走訪，折射了2015年及今后物聯(lián)網(wǎng)芯片的技術(shù)和產(chǎn)品走勢(shì)。包括從技術(shù)上，不可忽略大數(shù)據(jù)的分析/云計(jì)算。對(duì)部分芯片廠商來(lái)說(shuō)，實(shí)際上更關(guān)心每個(gè)小數(shù)據(jù)的收集是否安全、可靠。另外，物聯(lián)網(wǎng)對(duì)傳感器、傳感器樞紐芯片等提出了挑戰(zhàn)，并需要良好的能量采集芯片，也需要系統(tǒng)更加節(jié)能。物聯(lián)網(wǎng)的熱門(mén)研發(fā)領(lǐng)域是可穿戴，需要芯片在性能、小型化等方面進(jìn)行創(chuàng)新。　　IoT帶來(lái)兩個(gè)意想不到的趨勢(shì) 　　Altera公司總裁、CEO兼董事會(huì)主席John Daane：當(dāng)我們展望2015年時(shí)，發(fā)
關(guān)鍵字：物聯(lián)網(wǎng) 以太網(wǎng) WiFi FPGA 大數(shù)據(jù) 云計(jì)算 201501

PCB LAYOUT(1)：元器件布局與焊接工藝

　　電路設(shè)計(jì)時(shí)，通常都需要親自布板，許多專(zhuān)業(yè)的書(shū)籍有詳細(xì)的介紹如何使用PCB設(shè)計(jì)軟件、元器件的封裝、距離等參數(shù)。這里我就總結(jié)一下個(gè)人經(jīng)驗(yàn)，有些地方或許不正確，知道的朋友指點(diǎn)一下，共同學(xué)習(xí)。　　PCB畫(huà)圖軟件，我用的是教程最多的軟件ALTIUM，軟件的操作暫不談，前總結(jié)一下LAYOUT之前一些有用的知識(shí)--PCBA焊接工藝　　通過(guò)焊接上區(qū)分，有回流焊和波峰焊(如下圖)。兩者簡(jiǎn)單的區(qū)別：一、回流焊只能焊接貼片元器件，用錫膏通過(guò)鋼網(wǎng)刷在焊盤(pán)上，然后將元器件貼到焊盤(pán)上，再過(guò)回流焊爐(此爐主要是有幾段溫控區(qū)
關(guān)鍵字： PCB LAYOUT ALTIUM 焊接