首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fsp:fpga-pcb

fsp:fpga-pcb 文章 最新資訊

FPGA研發(fā)之道(9)架構(gòu)設(shè)計漫談(四)并行與復用

  • 　　FPGA其在眾多器件中能夠被工程師青睞的一個很重要的原因就是其強悍的處理能力。那如何能夠做到高速的數(shù)據(jù)處理，數(shù)據(jù)的并行處理則是其中一個很重要的方式。 　　數(shù)據(jù)的并行處理，從結(jié)構(gòu)上非常簡單，但是設(shè)計上卻是相當復雜，對于現(xiàn)有的FPGA來說，雖然各種FPGA的容量都在增加，但是在有限的邏輯中達到更高的處理能力則是FPGA工程師面臨的挑戰(zhàn)。常用并行計算結(jié)構(gòu)如下圖所示： 　　 ? 　　上圖中：前端處理單元負責將進入數(shù)據(jù)信息，分配到多個計算單元中，圖中為3個計算單元(幾個根據(jù)所需的性能計算得
  • 關(guān)鍵字： FPGA  架構(gòu)設(shè)計  并行  

FPGA研發(fā)之道(8)架構(gòu)設(shè)計漫談(三)時鐘和復位

  • 　　接口確定以后，F(xiàn)PGA內(nèi)部如何規(guī)劃?首先需要考慮就是時鐘和復位。 　　時鐘：根據(jù)時鐘的分類，可以分為邏輯時鐘，接口時鐘，存儲器時鐘等; 　　(1)邏輯時鐘取決與邏輯的關(guān)鍵路徑，最終值是設(shè)計和優(yōu)化的結(jié)果，從經(jīng)驗而不是實際出發(fā)：低端FPGA(cyclone spantan)工作頻率在40-80Mhz之間，而高端器件(stratix virtex)可達100-200Mhz之間，根據(jù)各系列的先后性能會有所提升，但不是革命性的。 　　(2)接口時鐘，異步信號的時序一般也是通過FPGA片內(nèi)同步邏輯產(chǎn)生，一般
  • 關(guān)鍵字： FPGA  架構(gòu)設(shè)計  復位  

FPGA研發(fā)之道(7)架構(gòu)設(shè)計漫談(二)穩(wěn)定壓倒一切

  • 　　敏捷開發(fā)宣言中，有一條定律是“可以工作的軟件勝過面面俱到的文檔”。如何定義可可以工作的，這就是需求確定后架構(gòu)設(shè)計的首要問題。而大部分看這句話的同志更喜歡后半句，用于作為不寫文檔的借口。 　　FPGA的架構(gòu)設(shè)計最首先可以確定就是外接接口，就像以前說的，穩(wěn)定可靠的接口是成功的一半。接口的選擇需要考慮幾個問題。 　　1， 有無外部成熟IP。一般來說，ALTERA和XILINX都提供大量的接口IP，采用這些IP能夠提升研發(fā)進度，但不同IP在不同F(xiàn)PGA上需要不同license，這個
  • 關(guān)鍵字： FPGA  ALTERA  XILINX  

FPGA研發(fā)之道(6)架構(gòu)設(shè)計漫談(一)流驅(qū)動和調(diào)用式

  • 　　勿用諱言，現(xiàn)在國內(nèi)FPGA開發(fā)還處于小作坊的開發(fā)階段，一般都是三、四個人，七八臺機器.小作坊如何也能做出大成果。這是每個FPGA工程師都要面臨的問題。架構(gòu)設(shè)計是面臨的第一關(guān)。經(jīng)常有這樣的項目，需求分析，架構(gòu)設(shè)計匆匆忙忙，號稱一兩個月開發(fā)完畢，實際上維護項目就花了一年半時間。主要包括幾個問題，一，性能不滿足需求。二，設(shè)計頻繁變更。三，系統(tǒng)不穩(wěn)定，調(diào)試問題不收斂。 　　磨刀不誤砍柴工，F(xiàn)PGA設(shè)計的需求分析是整個設(shè)計第一步。如何將系統(tǒng)的功能需求，轉(zhuǎn)換成FPGA的設(shè)計需求，是FPGA架構(gòu)設(shè)計的首要問題。首
  • 關(guān)鍵字： FPGA  架構(gòu)設(shè)計  SOPC  

基于DDS的頻譜分析儀設(shè)計

  • 　　1 引言 　　直接數(shù)字頻率合成(DDS)是近幾年一種新型的頻率合成法，其具有頻率切換速度快，頻率分辨率高，以及便于集成等優(yōu)點。在此，設(shè)計了基于DDS的頻譜分析儀，該頻譜分析儀依據(jù)外差原理，被測信號與本征頻率混頻，實現(xiàn)信號的頻譜分析。 　　2 系統(tǒng)設(shè)計 　　圖1給出系統(tǒng)設(shè)計框圖，主要由本機振蕩電路、混頻電路、放大檢波電路、頻譜輸出顯示電路等組成。通過單片機和現(xiàn)場可編程門陣列(FPGA)共同控制AD985l，以產(chǎn)生正弦掃頻輸出信號，然后經(jīng)濾波、程控放大得到穩(wěn)定輸出，與經(jīng)放大處理的被測信號混頻，再經(jīng)放
  • 關(guān)鍵字： DDS  FPGA  AD985l  

基于FPGA的簡易頻譜分析儀

  • 　　1 引言 　　目前，由于頻譜分析儀價格昂貴，高等院校只是少數(shù)實驗室配有頻譜儀。但電子信息類教學，如果沒有頻譜儀輔助觀察，學生只能從書本中抽象理解信號特征，嚴重影響教學實驗效果。 　　針對這種現(xiàn)狀提出一種基于FPGA的簡易頻譜分析儀設(shè)計方案，其優(yōu)點是成本低，性能指標滿足教學實驗所要求的檢測信號范圍。 　　2 設(shè)計方案 　　圖1為系統(tǒng)設(shè)計總體框圖。該系統(tǒng)采用C8051系列單片機中的 C8051F121作為控制器，CvcloneⅢ系列EP3C40F484C8型FPGA為數(shù)字信號算法處理單元。系統(tǒng)設(shè)計
  • 關(guān)鍵字： FPGA  頻譜分析儀  AD603  

基于NIOS II的頻譜分析儀的設(shè)計與研制

  • 　　頻譜分析儀是微電子測量領(lǐng)域中最基礎(chǔ)、最重要的測量儀器之一，是從事各種電子產(chǎn)品研發(fā)、生產(chǎn)、檢驗的重要工具。高分辨率、寬頻帶數(shù)字頻譜分析的方法和實現(xiàn)一直是該領(lǐng)域的研究熱點[1]?，F(xiàn)代頻譜分析儀是基于現(xiàn)代數(shù)字信號處理理論的頻譜分析儀，信號經(jīng)過前置預處理、抗混疊濾波、A/D變換、數(shù)字頻譜分析等環(huán)節(jié)而得到信號中的頻率分量， 達到與傳統(tǒng)頻譜分析儀同樣的結(jié)果。 　　本設(shè)計完全利用FPGA實現(xiàn)FFT，在FPGA上實現(xiàn)整個系統(tǒng)構(gòu)建。其中CPU選用Altera公司的Nios II軟核處理器進行開發(fā), 硬件平臺關(guān)鍵模塊使
  • 關(guān)鍵字： NIOS II  頻譜分析儀  FPGA  

PCB行業(yè)大者恒大模式演變持續(xù)推進

  • 　　近日，美國印制電路板(PCB)制造商TTMTechnologies，約以3.68億美元悉數(shù)收購惠亞集團(Viasystems)聯(lián)合創(chuàng)造PCB制造王國的新聞被終端業(yè)者所知，或許1+1>2也是兩家大佬所關(guān)注的理由，整合資源已然在行業(yè)里成為了熱門詞匯，然而不管是這種強強聯(lián)手還是通過自身擴建產(chǎn)能，我們不由發(fā)出，PCB行業(yè)企業(yè)的大者恒大模式演變還在推進中。 　　臺PCB廠今年實現(xiàn)高增長力爭超越日韓產(chǎn)值 　　根據(jù)業(yè)內(nèi)人士稱，臺灣印刷電路板制造商TPT，在2014年計劃增產(chǎn)至150萬平尺。其2013年全球
  • 關(guān)鍵字： PCB  印刷電路板  

Mentor Graphics任命PCB設(shè)計副總裁

  • 　　印刷電路板(PCB)設(shè)計行業(yè)的市場及技術(shù)領(lǐng)導者Mentor Graphics 公司今日宣布，任命A.J. Incorvaia擔任公司Board Systems部門(BSD)的副總裁兼總經(jīng)理。Mentor GraphicsBSD部門擁有非常完善的PCB設(shè)計流程，為世界多家頂級系統(tǒng)設(shè)計公司提供廣泛的多樣化解決方案，可大大縮短電子系統(tǒng)設(shè)計的時間，并降低成本和風險。 　　   　　圖：Mentor GraphicsBoard Systems部門(BSD)的副總裁兼總經(jīng)理A.J. Incor
  • 關(guān)鍵字： Mentor Graphics  PCB  BSD  

基于FPGA的SPWM變頻系統(tǒng)設(shè)計與實現(xiàn)

  • 　　由于脈寬調(diào)制技術(shù)是通過調(diào)整輸出脈沖的頻率及占空比來實現(xiàn)輸出電壓的變壓變頻效果，所以在電機調(diào)速、逆變器等眾多領(lǐng)域得到了日益廣泛的應用。 　　而電磁法作為一種地球物理探測的有效方法，已經(jīng)廣泛地應用于礦藏勘探、地質(zhì)災害預測等領(lǐng)域。電磁法儀一般包括發(fā)射機和接收機兩大部分?，F(xiàn)階段，電磁法儀器的發(fā)射機部分一般直接采用等寬PWM技術(shù)，其電流諧波畸變率較大，電壓利用率不高，效率很低。 　　本文利用FPGA技術(shù)，根據(jù)SPWM自然采樣法原理，設(shè)計了應用于電磁法儀的發(fā)射機的SPWM系統(tǒng)。該系統(tǒng)應用到現(xiàn)有的電磁法儀器中，
  • 關(guān)鍵字： FPGA  SPWM  Matlab  

基于SOPC的SPWM脈沖發(fā)生器的實現(xiàn)

  • 　　隨著電力電子開關(guān)器件及技術(shù)的不斷發(fā)展，SPWM(正弦波脈寬調(diào)制)技術(shù)在逆變控制領(lǐng)域得到廣泛應用。傳統(tǒng)的SPWM驅(qū)動芯片速度慢、不夠靈活，存在著電路設(shè)計復雜、體積大、抗干擾能力差、設(shè)計周期長等缺點，對于許多有特殊要求的場合，由專用芯片很難滿足實際的要求，因此，本文采用Altera公司的EP2C35F672C8N開發(fā)一種基于可編程片上系統(tǒng)的SPWM脈沖波形電路，SOPC技術(shù)將微處理器和SP-WM波形電路整合到一塊FPGA器件當中?？删幊痰钠舷到y(tǒng)SOPC(System 0n Programmable Ch
  • 關(guān)鍵字： SOPC  SPWM  FPGA  

基于Verilog HDL的SPWM全數(shù)字算法的FPGA實現(xiàn)

  • 　　隨著信號處理技術(shù)及集成電路制造工藝的不斷發(fā)展，全數(shù)字化SPWM(正弦脈寬調(diào)制)算法在調(diào)速領(lǐng)域越來越受到青睞。實現(xiàn)SPWM控制算法的方法很多，其中模擬比較法因電路復雜、且不易與數(shù)字系統(tǒng)連接而很少采用;傳統(tǒng)的微處理器因不能滿足電機控制所要求的較高采樣頻率(≥1 kHz)而逐漸被高性能的DSP硬件系統(tǒng)所取代，但該系統(tǒng)成本高、設(shè)計復雜。與傳統(tǒng)方法相比，在現(xiàn)場可編程邏輯器件FPGA上產(chǎn)生一種新的SPWM控制算法，具有成本低、研發(fā)周期短、執(zhí)行速度高、可擴展能力強等優(yōu)點。該技術(shù)進一步推動了變頻調(diào)速技術(shù)的發(fā)展。
  • 關(guān)鍵字： Verilog HDL  SPWM  FPGA  

單片機系統(tǒng)的電磁兼容性設(shè)計

  • 　　隨著單片機系統(tǒng)越來越廣泛地應用于消費類電子、醫(yī)療、工業(yè)自動化、智能化儀器儀表、航空航天等各領(lǐng)域，單片機系統(tǒng)面臨著電磁干擾(EMI)日益嚴重的威脅。電磁兼容性(EMC)包含系統(tǒng)的發(fā)射和敏感度兩方面的問題。如果一個單片機系統(tǒng)符合下面三個條件，則該系統(tǒng)是電磁兼容的： 　?、?對其它系統(tǒng)不產(chǎn)生干擾; 　　② 對其它系統(tǒng)的發(fā)射不敏感; 　?、?對系統(tǒng)本身不產(chǎn)生干擾。 　　假若干擾不能完全消除，但也要使干擾減少到最小。干擾的產(chǎn)生不是直接的(通過導體、公共阻抗耦合等)，就是間接的(通過串擾或輻射耦合)。電磁
  • 關(guān)鍵字： 單片機  電磁兼容性  PCB  

基于FPGA的工業(yè)以太網(wǎng)交換機設(shè)計優(yōu)化

  • 　　基于以太網(wǎng)的組網(wǎng)技術(shù)是工業(yè)市場中增長最快的技術(shù)之一。大多數(shù)工業(yè)以太網(wǎng)標準使用IEEE 802.3標準以太網(wǎng)協(xié)議，因此這些網(wǎng)絡(luò)能夠傳輸標準的網(wǎng)絡(luò)業(yè)務(wù)和實時數(shù)據(jù)。但每個標準都采用不同的技術(shù)來提供實時性能，一些采用定制硬件，一些利用定制軟件，還有的采用完全標準的以太網(wǎng)/TCP/IP實現(xiàn)。結(jié)果就出現(xiàn)了眾多不同等級性能、不同成本的互不兼容標準。 　　針對以太網(wǎng)協(xié)議非確定性通信時間的一個越來越普及的對策是在每個設(shè)備內(nèi)實現(xiàn)一個本地時鐘。由于大多數(shù)設(shè)備都有微處理器及(相對)高速度的時鐘，因此這種方法比較容易實現(xiàn)。若
  • 關(guān)鍵字： FPGA  以太網(wǎng)  ASSP  

FPGA研發(fā)之道(5)從零開始調(diào)試FPGA

  • 　　“合抱之木，生于毫末;九層之臺，起于壘土;千里之行，始于足下?！?老子《道德經(jīng)》 　　對于新手來說，如何上手調(diào)試FPGA是關(guān)鍵的一步。 　　對于每一個新設(shè)計的FPGA板卡，也需要從零開始調(diào)試。 　　那么如何開始調(diào)試? 　　下面介紹一種簡易的調(diào)試方法。 　　(1) 至少設(shè)定一個輸入時鐘 input sys_clk; 　　(2) 設(shè)定輸出 output [N-1:0] led; 　　(3)設(shè)定32位計數(shù)器 reg [31:0] led_cnt; 　　(4) 時鐘驅(qū)動
  • 關(guān)鍵字： FPGA  JTAG  CMOS  
共8414條 200/561 |‹ « 198 199 200 201 202 203 204 205 206 207 » ›|

fsp:fpga-pcb介紹

您好，目前還沒有人創(chuàng)建詞條fsp:fpga-pcb!
歡迎您創(chuàng)建該詞條，闡述對fsp:fpga-pcb的理解，并與今后在此搜索fsp:fpga-pcb的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473