fpga+dsp 文章最新資訊

基于DSP芯片TMS320C5409的語(yǔ)音實(shí)時(shí)變速系統(tǒng)

本文介紹的就是一種基于TMS320C5409的語(yǔ)音實(shí)時(shí)變速系統(tǒng)。另外，考慮到在實(shí)際系統(tǒng)中語(yǔ)音的壓縮存儲(chǔ)和語(yǔ)音變速...
關(guān)鍵字： DSP TMS320C5409 語(yǔ)音實(shí)時(shí)變速

速度測(cè)量是控制工程的基本問(wèn)題之一。在許多情況下，測(cè)速信號(hào)需要遠(yuǎn)距離傳送。實(shí)現(xiàn)這個(gè)問(wèn)題的一個(gè)主要方法是使...
關(guān)鍵字： SoC DSP TMS320LF2407

頻率合成器是發(fā)射系統(tǒng)和接收系統(tǒng)中的核心器件，采用相位負(fù)反饋頻率控制技術(shù)，具有良好的窄帶載波跟蹤性能和帶寬...
關(guān)鍵字： FPGA 頻率合成器 ADF4360-4 GPS信號(hào)源

O引言滾動(dòng)軸承是列車(chē)轉(zhuǎn)動(dòng)機(jī)件的支撐，也是鐵路車(chē)輛上最容易危及行車(chē)安全的易損件。由于工作面接觸應(yīng)...
關(guān)鍵字： DSP 片TMS320C32 滾動(dòng)軸承振動(dòng)故障

O引言目前交流調(diào)速電氣傳動(dòng)已經(jīng)成為電氣調(diào)速傳動(dòng)的主流。隨著現(xiàn)代交流電機(jī)調(diào)速控制理論的發(fā)展和電...
關(guān)鍵字： DSP 交流電機(jī)變頻

針對(duì)永磁推進(jìn)電機(jī)低轉(zhuǎn)速、大轉(zhuǎn)矩、輕噪聲的運(yùn)行要求，其控制應(yīng)具備良好的低速性能根據(jù)最大轉(zhuǎn)矩／電流矢量控制原...
關(guān)鍵字： DSP 全數(shù)字永磁電機(jī)

　　Tensilica今天驕傲地宣布以其面向密集計(jì)算數(shù)據(jù)平面和DSP（數(shù)據(jù)信號(hào)處理器）如成像、視頻、網(wǎng)絡(luò)和有線(xiàn)/無(wú)線(xiàn)基帶通信的處理器IP鞏固了其在IP內(nèi)核領(lǐng)域的領(lǐng)導(dǎo)者地位，任何需要龐大數(shù)據(jù)處理的應(yīng)用都將極大都受益于這些突破性功能――通過(guò)內(nèi)建Tensilica面向SOC的Xtensa® LX4數(shù)據(jù)平面處理器（DPU）可以將這些應(yīng)用數(shù)據(jù)帶寬提高4倍！　　新的Xtensa LX4 DPU支持更高的本地?cái)?shù)據(jù)存儲(chǔ)位寬，最高到每周期1024比特，支持更寬的128位VLIW（超長(zhǎng)指令字）指令，從而提高指令并
關(guān)鍵字： Tensilica DSP

摘要：現(xiàn)代數(shù)字電子系統(tǒng)設(shè)計(jì)正在朝著新的方向發(fā)展，即利用FPGA技術(shù)進(jìn)行系境設(shè)計(jì)。介紹了一種利用FPGA來(lái)實(shí)現(xiàn)通用串行異步收發(fā)器(UA-RT)和控制通信的MCU的數(shù)字系統(tǒng)，底層設(shè)計(jì)模塊采用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)，并進(jìn)行了仿
關(guān)鍵字： FPGA UART MCU

摘要：先分析了8PSK 的軟解調(diào)原理，針對(duì)最優(yōu)的對(duì)數(shù)似然比（LLR）運(yùn)算復(fù)雜度較高的特點(diǎn)，選用了相對(duì)簡(jiǎn)化的最大值（MAX）算法作為可編程邏輯門(mén)陣列（FGPA）硬件平臺(tái)實(shí)現(xiàn)方案。隨后，通過(guò)QUARTUS II 仿真平臺(tái)對(duì)8P
關(guān)鍵字： FPGA 8PSK 軟解調(diào)

摘要：為了實(shí)現(xiàn)激光筆與大屏幕的互動(dòng)，基于常用的OV9650攝像頭模塊和315 MHz無(wú)線(xiàn)收發(fā)模塊，采用了一種FPGA架構(gòu)實(shí)現(xiàn)激光筆與大屏幕互動(dòng)的設(shè)計(jì)方案。OV9650攝像頭模塊的采集信號(hào)由FPGA進(jìn)行緩存和處理，由它計(jì)算出激光點(diǎn)
關(guān)鍵字： FPGA 激光筆輔助教學(xué)系統(tǒng)

基于Matlab／DSP Builder任意波形信號(hào)發(fā)生器的兩種設(shè)計(jì),根據(jù)傳統(tǒng)型任意波形信號(hào)發(fā)生器和基于DDS任意波形信號(hào)發(fā)生器的設(shè)計(jì)原理，采用Matlab／DSP Builder的建模方法，在DSP Builder平臺(tái)上完成兩種原理的系統(tǒng)建模和仿真，并用SignalCompiler工具對(duì)模型進(jìn)行編譯，產(chǎn)生QuartusⅡ能夠識(shí)別的VHDL源程序，并通過(guò)FPGA芯片EP2C8Q208C來(lái)實(shí)現(xiàn)，最后用SignalTapⅡ進(jìn)行硬件測(cè)試。經(jīng)系統(tǒng)仿真和硬件測(cè)試，證明兩種設(shè)計(jì)方法的正確性。比較傳統(tǒng)的硬件描述語(yǔ)言建模
關(guān)鍵字：波形信號(hào)發(fā)生器設(shè)計(jì) 任意 Builder Matlab DSP 基于

如今，各種規(guī)范和標(biāo)準(zhǔn)都對(duì)系統(tǒng)的整體功耗提出了越來(lái)越嚴(yán)格的要求，以至于系統(tǒng)設(shè)計(jì)師面臨越來(lái)越艱巨的挑戰(zhàn)。...
關(guān)鍵字： FPGA 降低功耗

集成了FPGA架構(gòu)、硬核CPU子系統(tǒng)以及其他硬核IP的半導(dǎo)體器件SoCFPGA已經(jīng)發(fā)展到了一個(gè)“關(guān)鍵點(diǎn)”，它在今...
關(guān)鍵字： SoC FPGA 硬核 IP 嵌入式系統(tǒng) Altera

摘要：多通道頻率檢測(cè)是當(dāng)前數(shù)字接收機(jī)的一種常用的頻率測(cè)量方案，該方法可以較好地解決頻率截獲概率與頻率分辨力的矛盾，并在復(fù)雜的電磁環(huán)境中具有處理多個(gè)同時(shí)到達(dá)信號(hào)的能力。文中給出了基于FPGA來(lái)實(shí)現(xiàn)多信道頻率
關(guān)鍵字： FPGA 多通道頻率檢測(cè)技術(shù)