fpga+dsp 文章最新資訊

基于FPGA與DSP的雷達(dá)高速數(shù)據(jù)采集系統(tǒng)

激光雷達(dá)的發(fā)射波及回波信號(hào)經(jīng)光電器件轉(zhuǎn)換形成的電信號(hào)具有脈寬窄，幅度低，背景噪聲大等特點(diǎn)，對(duì)其進(jìn)行低速數(shù)據(jù)采集存在數(shù)據(jù)精度不高等問(wèn)題。同時(shí)，A／D轉(zhuǎn)換器與數(shù)字信號(hào)處理器直接連接會(huì)導(dǎo)致數(shù)據(jù)傳輸不及時(shí)，影響系統(tǒng)可靠性、實(shí)時(shí)性。針對(duì)激光雷達(dá)回?fù)苄盘?hào)，提出基于FPGA與DSP的高速數(shù)據(jù)采集系統(tǒng)，利用FPGA內(nèi)部的異步FIFO和DCM實(shí)現(xiàn)A／D轉(zhuǎn)換器與DSP的高速外部存儲(chǔ)接口(EMIF)之間的數(shù)據(jù)傳輸。介紹了ADC外圍電路、工作時(shí)序以及DSP的EMIF的設(shè)置參數(shù)，并對(duì)異步FIFO數(shù)據(jù)讀寫進(jìn)行仿真，結(jié)合硬件結(jié)構(gòu)詳細(xì)地
關(guān)鍵字： FPGA DSP 雷達(dá) 高速數(shù)據(jù)

高精度DDFS信號(hào)源FPGA實(shí)現(xiàn)

為進(jìn)行高精度信號(hào)源的設(shè)計(jì)，同時(shí)降低設(shè)計(jì)成本，以Cyclone II系列低端FPGA為核心，利用直接頻率合成技術(shù)，對(duì)正弦信號(hào)等數(shù)據(jù)進(jìn)行1／4周期壓縮存儲(chǔ)到ROM中，在外部時(shí)鐘頻率為50 MHz，實(shí)現(xiàn)了正弦信號(hào)源的設(shè)計(jì)，同時(shí)，實(shí)現(xiàn)三角波、鋸齒波、矩形脈沖及2-ASK、2-PSK和2-FSK等數(shù)字調(diào)制信號(hào)，系統(tǒng)還具有掃頻、指定波形次數(shù)等功能。仿真結(jié)果表明，信號(hào)源精度高，頻率調(diào)整步進(jìn)可達(dá)0．034 92 Hz，頻率范圍為0．034 92 Hz～9．375 MHz，制作成本低，功能豐富。
關(guān)鍵字： DDFS FPGA 高精度信號(hào)源

基于DSP的PSK信號(hào)調(diào)制設(shè)計(jì)與實(shí)現(xiàn)

基于DSP的PSK信號(hào)調(diào)制設(shè)計(jì)與實(shí)現(xiàn), 數(shù)字調(diào)制信號(hào)又稱為鍵控信號(hào)，其調(diào)制過(guò)程是用鍵控的方法由基帶信號(hào)對(duì)載頻信號(hào)的振幅、頻率及相位進(jìn)行調(diào)制。這種調(diào)制的最基本方法有三種：振幅鍵控(ASK)、頻移鍵控(FSK)、相移鍵控(PSK)，同時(shí)可根據(jù)所處理的基
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 調(diào)制信號(hào) DSP PSK 基于

一種基于DSP的音頻實(shí)時(shí)處理系統(tǒng)

一種基于DSP的音頻實(shí)時(shí)處理系統(tǒng),摘要：聲學(xué)回聲消除器一直是視頻會(huì)議系統(tǒng)不可缺少的組件。將回聲消除算法結(jié)合噪音消除和靜音檢測(cè)算法等，提出一種改進(jìn)的實(shí)時(shí)音頻處理系統(tǒng)方法，并在TMS320C6713B上實(shí)現(xiàn)，能夠有效改善噪音、雙工檢測(cè)、非線性回聲等導(dǎo)
關(guān)鍵字：處理理系實(shí)時(shí) 音頻 DSP 基于

基于FPGA的視頻格式轉(zhuǎn)換系統(tǒng)設(shè)計(jì)

摘要: 針對(duì)電視制式PAL /NTSC 信號(hào)輸出VGA 顯示格式的解決辦法，詳細(xì)講述了基于FPGA 視頻格式轉(zhuǎn)換系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)。采用Cyclone Ⅲ系列的EP3C1*84C6作為核心處理器件，實(shí)現(xiàn)了NTSC /PAL制式視頻的解碼、色空間轉(zhuǎn)換(
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 轉(zhuǎn)換格式 FPGA 視頻基于

一種基于FPGA 的嵌入式塊SRAM 的設(shè)計(jì)

摘　要：文章中提出了一種應(yīng)用于FPGA 的嵌入式可配置雙端口的塊存儲(chǔ)器。該存儲(chǔ)器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對(duì)所有存儲(chǔ)單元進(jìn)行清零，且編程后為兩端口獨(dú)
關(guān)鍵字： FPGA SRAM 嵌入式

基于FPGA的語(yǔ)音存儲(chǔ)與回放系統(tǒng)設(shè)計(jì)

1 設(shè)計(jì)要求　　設(shè)計(jì)并制作一個(gè)數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)，其示意圖如圖1所示。

圖1 數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)示意圖　　(1)放大器1的增益為46dB，放大器2的增益為40dB，增益均可調(diào)；　　(2)帶通濾波器：通帶為30
關(guān)鍵字： FPGA 語(yǔ)音存儲(chǔ) 回放系統(tǒng)設(shè)計(jì)

基于FPGA 與VHDL 的微型打印機(jī)的驅(qū)動(dòng)設(shè)計(jì)

摘要：為了取代傳統(tǒng)利用單片機(jī)驅(qū)動(dòng)微型打印機(jī)，使用Alt era 公司的FPGA 芯片EP3C25Q240C8N 設(shè)計(jì)驅(qū)動(dòng)打印機(jī)的硬件控制電路，并正確控制微型打印機(jī)的工作時(shí)序。軟件使用硬件描述語(yǔ)言VH DL 實(shí)現(xiàn)對(duì)微型打印機(jī)的時(shí)序控
關(guān)鍵字： FPGA VHDL 微型打印機(jī) 驅(qū)動(dòng)設(shè)計(jì)

基于FPGA 的衛(wèi)星便攜站的同步數(shù)字復(fù)接器的設(shè)計(jì)

在便攜式數(shù)字衛(wèi)星通信系統(tǒng)中，為了擴(kuò)大傳輸容量和提高傳輸效率，滿足同時(shí)傳輸幾種業(yè)務(wù)的需求，通常采用時(shí)分復(fù)用的方法，將若干個(gè)低速數(shù)字碼流按一定格式合并成一個(gè)高速數(shù)據(jù)碼流，以便在一條信道中傳輸，使各個(gè)業(yè)務(wù)信
關(guān)鍵字： FPGA 衛(wèi)星便攜數(shù)字復(fù)接器

根升余弦脈沖成形濾波器FPGA實(shí)現(xiàn)

摘要：提出了基于電路分割技術(shù)實(shí)現(xiàn)通信系統(tǒng)發(fā)送端根升余弦波形成形濾波器查表法的FPGA結(jié)構(gòu)，節(jié)省了ROM單元，討論了其ROM初始化時(shí)形波數(shù)據(jù)的組織方法，完成了該結(jié)構(gòu)的VHDL實(shí)現(xiàn)，給出了該設(shè)計(jì)在Modelsim環(huán)境下的時(shí)序仿
關(guān)鍵字： FPGA 脈沖成形濾波器

SoC FPGA上的策略考慮

SoC FPGA上的策略考慮,引言　　集成了 FPGA 架構(gòu)、硬核 CPU 子系統(tǒng)以及其他硬核 IP 的半導(dǎo)體器件 SoC FPGA 已經(jīng)發(fā)展到了一個(gè)“關(guān)鍵點(diǎn)”，它在今后十年中會(huì)得到廣泛應(yīng)用，為系統(tǒng)設(shè)計(jì)人員提供更多的選擇。對(duì)于在 FPGA 上開發(fā)的系統(tǒng)
關(guān)鍵字：考慮策略 FPGA SoC

PLD/FPGA硬件語(yǔ)言設(shè)計(jì)verilog HDL

PLD/FPGA硬件語(yǔ)言設(shè)計(jì)verilog HDL,HDL概述　　隨著EDA技術(shù)的發(fā)展，使用硬件語(yǔ)言設(shè)計(jì)PLD/FPGA成為一種趨勢(shì)。目前最主要的硬件描述語(yǔ)言是VHDL和verilog HDL及System Verilog。 VHDL發(fā)展的較早，語(yǔ)法嚴(yán)格;而Verilog HDL是在C語(yǔ)言的基礎(chǔ)上發(fā)展起來(lái)的一種硬
關(guān)鍵字： verilog HDL 設(shè)計(jì) 語(yǔ)言硬件 PLD/FPGA

基于DSP+FPGA的紅外圖像小目標(biāo)檢測(cè)系統(tǒng)設(shè)計(jì)

基于DSP+FPGA的紅外圖像小目標(biāo)檢測(cè)系統(tǒng)設(shè)計(jì),研究單幀紅外圖像小目標(biāo)的檢測(cè)問(wèn)題。對(duì)傳統(tǒng)基于數(shù)學(xué)形態(tài)學(xué)的Top-hat算子進(jìn)行分析和實(shí)驗(yàn)，并利用一種最大類間方差方法確定分割閾值，進(jìn)行圖像分割和目標(biāo)檢測(cè)。在Matlab仿真中發(fā)現(xiàn)，這種方法能夠在一定程度上提高單幀圖像目標(biāo)檢測(cè)的成功率，并且在一定程度上能夠適應(yīng)不同環(huán)境的需要，在實(shí)際應(yīng)用中具有一定的魯棒性。同時(shí)描述一種基于DSP+FPGA的紅外圖像處理系統(tǒng)，該結(jié)構(gòu)在一定程度上可滿足實(shí)時(shí)性和靈活性的要求，具有很強(qiáng)的通用性和可擴(kuò)展性。介紹了該系統(tǒng)的總體結(jié)構(gòu)，并且給
關(guān)鍵字：目標(biāo) 檢測(cè)系統(tǒng) 設(shè)計(jì) 圖像紅外 DSP FPGA 基于

TKScope DK10率先支持TI DSP全系列快速仿真、燒寫

TKScope DK10率先支持TI DSP全系列快速仿真、燒寫, TKScope DK10是廣州致遠(yuǎn)電子有限公司2010年隆重推出的一款高性能綜合仿真開發(fā)平臺(tái)，支持DSP和ARM內(nèi)核的仿真調(diào)試，并且支持片內(nèi)／片外Flash的獨(dú)立燒寫，同時(shí)內(nèi)嵌32路專業(yè)邏輯分析儀。1 TKScope DK10仿真器簡(jiǎn)介
關(guān)鍵字：全系列快速仿真燒寫 DSP TI DK10 率先支持 TKScope

以可編程DSP架構(gòu)應(yīng)對(duì)TD-SCDMA以及TD-LTE帶來(lái)的設(shè)計(jì)挑戰(zhàn)

中國(guó)作為目前世界上最大的移動(dòng)市場(chǎng)，對(duì)于移動(dòng)標(biāo)準(zhǔn)的發(fā)展，希望制定不同于西方的自己的標(biāo)準(zhǔn)。這就是目前的3G標(biāo)準(zhǔn)TD-SCDMA以及未來(lái)的4G標(biāo)準(zhǔn)TD-LTE。
在2006年初，中國(guó)政府宣布TD-SCDMA正式成為中國(guó)的3G移動(dòng)通
關(guān)鍵字： TD-LTE 帶來(lái) 設(shè)計(jì) 挑戰(zhàn) 以及 TD-SCDMA DSP 架構(gòu) 應(yīng)對(duì)