首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

fpga+dsp 文章 最新資訊

基于FPGA的MIII總線與RS422通信協(xié)議轉換板的設計

G.723.1算法在DSP上的優(yōu)化

FPGA設計工具淺談

FPGA硬件電路的調試

基于DSP 的特定消諧脈寬調制波的實現(xiàn)

  • 基于DSP 的特定消諧脈寬調制波的實現(xiàn),摘要:特定諧波消除是一種以消除某些特定諧波為目的的優(yōu)化脈寬調制方法。與其它脈寬調制技術相比，具有消諧性好，輸出波形質量高，電力電子器件開關頻率低，開關損耗小，電壓利用率高等特點。本文主要討論利用DSP 芯片
  • 關鍵字： 實現(xiàn)  調制  特定  DSP  基于  

基于TMS320LF2407A和AT89S52三相異步電機雙閉環(huán)調速控制系統(tǒng)設計

  • 摘要：針對某裝備中三相交流異步電機調速的要求，以TMS320LF2407A和AT89S52為核心采用磁場定向控制策略設計了一電流、轉速雙閉環(huán)調速控制系統(tǒng)，給出了硬件原理框圖、關鍵器件、設計思想和程序流程圖。實驗結果表明，
  • 關鍵字： DSP  控制  電路  

基于DSP的車輛狀態(tài)視頻檢測系統(tǒng)

  • 基于DSP的車輛狀態(tài)視頻檢測系統(tǒng),摘要：論述了視頻檢測在智能交通領域的應用，分析了目前交通信號機系統(tǒng)存在的不足。提出了以TMS320F2812為核心的視頻圖像運動目標檢測方案，并進行了方案的同步信號分離電路、系統(tǒng)總體結構設計，以及信號采樣和數據處
  • 關鍵字： DSP  視頻  數據  

TMS320C641X系列DSP引導方法研究

  • TMS320C641X系列DSP引導方法研究, 摘要：在進行DSP產品化設計時，BootLoader是一項關鍵技術。為了更好地解決數字信號處理器應用程序的加載問題，以TI公司641X系列DSP為例，詳細論述了DSP的兩種引導方法：ROM引導和主機HPI引導，包括二次代碼編寫、存
  • 關鍵字： DSP  

FIR濾波器的FPGA實現(xiàn)方法

  • 為了給實際應用中選擇合適FIR濾波器的FPGA實現(xiàn)結構提供參考，首先從FIR數字濾波器的基本原理出發(fā)，分析了FIR濾波器的結構特點，然后分別介紹了基于FPGA的FIR濾波器的串行、并行、轉置型、FFT型和分布式結構型的實現(xiàn)方法，對于各種實現(xiàn)的結構做了分析、比較以及優(yōu)化處理，特別是對基于FFT的FIR濾波器與傳統(tǒng)卷積結構進行了精確的數值計算比較，最后得出滿足于低階或高階的各種FIR濾波器實現(xiàn)結構的適用范圍及其優(yōu)缺點，并針對實際工程應用提出了下一步需解決的問題。
  • 關鍵字： FPGA  FIR  濾波器  實現(xiàn)方法    

基于FPGA的24×24位低功耗乘法器的設計

  • 通過對現(xiàn)有編碼算法的改進，提出一種新的編碼算法，它降低功耗的方法是通過減少部分積的數量來實現(xiàn)的。因為乘法器的運算主要是部分積的相加，因此，減少部分積的數量可以降低乘法器中加法器的數量，從而實現(xiàn)功耗的減低。在部分積的累加過程中．又對用到的傳統(tǒng)全加器和半加器進行了必要的改進，避免了CMOS輸入信號不必要的翻轉，從而降低了乘法器的動態(tài)功耗。通過在Altera公司的FPGA芯片EP2CTOF896C中進行功耗測試，給出了測試結果，并與現(xiàn)有的兩種編碼算法進行了比較。功耗分別降低3．5％和8．4％。
  • 關鍵字： FPGA  24位  低功耗  乘法器    

CEVA DSP的內核蜂窩基帶處理器出貨量超越高通

  • CEVA公司宣布，其DSP架構已成為蜂窩基帶處理器部署的領先DSP架構。由CEVADSP內核助力的蜂窩基帶處理器的出貨...
  • 關鍵字： CEVA  DSP  蜂窩基帶處理器  高通  德州儀器  

先進的調制和RF傳輸從實驗室走向現(xiàn)實應用

  • 在近日舉行的IEEE射頻無線會議上，眾多發(fā)言人紛紛表示：先進的調制和RF傳輸機制正在迅速走出實驗室，進入現(xiàn)實問題...
  • 關鍵字： RF  射頻  調制  UWB  Wi-Fi  WiMAX  WLAN  DSP  混頻器  

基于FPGA的多時鐘片上網絡設計

  • 本文介紹了一個基于FPGA 的高效率多時鐘的虛擬直通路由器，通過優(yōu)化中央仲裁器和交叉點矩陣，以爭取較小面積和更高的性能。同時，擴展路由器運作在獨立頻率的多時鐘NoC 架構中，并在一個3×3Mesh 的架構下實驗，分析其性能特點，比較得出多時鐘片上網絡具有更高的性能。
  • 關鍵字： FPGA  多時鐘  片上網絡    

基于DSP Builder數字信號處理器的FPGA設計

  • 針對使用硬件描述語言進行設計存在的問題，提出一種基于FPGA并采用DSP BuildIer作為設計工具的數字信號處理器設計方法。并按照Matlab／Simulink／DSP Builder／QuartusⅡ設計流程，設計了一個12階FIR低通數字濾波器，通過Quaxtus時序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測試對設計進行了驗證。結果表明，所設計的FIR濾波器功能正確，性能良好。
  • 關鍵字： Builder  FPGA  DSP  數字信號處理器    

采用MAX II器件實現(xiàn)FPGA設計安全解決方案

  • 　本文提供的解決方案可防止FPGA設計被拷貝，即使配置比特流被捕獲，也可以保證FPGA設計的安全性。通過在握手令牌由MAX II器件傳送給FPGA之前，禁止用戶設計功能來實現(xiàn)這種安全性。選用MAX II器件來產生握手令牌，這是因為該器件具有非易失性，關電時可保持配置數據。而且，對于這種應用，MAX II器件是最具成本效益的CPLD。本文還介紹了采用這種方案的一個參考設計。
  • 關鍵字： FPGA  MAX  器件  方案    
共9912條 405/661 |‹ « 403 404 405 406 407 408 409 410 411 412 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473