首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga soc

fpga soc 文章 最新資訊

基于微處理器的FPGA的在線可重配置

  • 基于微處理器的FPGA的在線可重配置,可編程邏輯器件（PLD）廣泛應(yīng)用在各種電路設(shè)計中?；诓檎冶砑夹g(shù)、SRAM工藝的大規(guī)模PLD/FPGA，密度高且觸發(fā)器多，適用于復(fù)雜的時序邏輯，如數(shù)字信號處理和各種算法的設(shè)計。類器件使用SRAM單元存儲配置數(shù)據(jù)。配置數(shù)據(jù)
  • 關(guān)鍵字： 配置  在線  FPGA  微處理器  基于  

對FPGA設(shè)計進(jìn)行編程并不困難

  • 對FPGA設(shè)計進(jìn)行編程并不困難,硬件設(shè)計者已經(jīng)開始在高性能DSP的設(shè)計中采用FPGA技術(shù)，因為它可以提供比基于PC或者單片機(jī)的解決方法快上10-100倍的運算量。以前，對硬件設(shè)計不熟悉的軟件開發(fā)者們很難發(fā)揮出FPGA的優(yōu)勢，而如今基于C語言的方法可以讓
  • 關(guān)鍵字： 困難  編程  進(jìn)行  設(shè)計  FPGA  

YUV分離的兩種FPGA實現(xiàn)

  • 摘要：速度與面積的互換一直是基于FPGA設(shè)計中的一個不變的主題，在此介紹了兩種YUV分離的FPGA的實現(xiàn)方式：基于面積的實現(xiàn)和基于速度的實現(xiàn)。前者僅用一片雙口RAM串行，實現(xiàn)了YUV分離數(shù)據(jù)的輸出；后者利用流水線的思想
  • 關(guān)鍵字： FPGA  YUV  分離    

混合信號FPGA實現(xiàn)真正單芯片SOC

  • 要實現(xiàn)能夠?qū)⑺兄匾δ芗稍趩我黄骷脑O(shè)計理由很簡單，因為這樣就能將材料成本、部件庫存及電路板面積減至最低。另外，相較于多芯片解決方案，單芯片方案的功耗也較低，同時也有助于提高對知識產(chǎn)權(quán)的保護(hù)。如果
  • 關(guān)鍵字： FPGA  SOC  混合信號  單芯片    

基于FPGA的數(shù)字積分法插補(bǔ)控制器設(shè)計與實現(xiàn)

  • 摘要：為了提高伺服電機(jī)的步進(jìn)精度，簡化控制器結(jié)構(gòu)，采用FPGA器件并運用Verilog HDL語言設(shè)計出的插補(bǔ)控制器，不僅采用數(shù)字積分法實現(xiàn)直線插補(bǔ)控制和圓弧插補(bǔ)控制，提高了插補(bǔ)速度和插補(bǔ)精度，而且運用多軸聯(lián)動技術(shù)，
  • 關(guān)鍵字： FPGA  數(shù)字  積分  插補(bǔ)控制器    

FPGA+DSP結(jié)構(gòu)嵌入式系統(tǒng)的FPGA配置方法及其實現(xiàn)

  • 0 引言在信號處理領(lǐng)域中，基于FPGA+DSP的結(jié)構(gòu)設(shè)計已經(jīng)是系統(tǒng)發(fā)展的一個重要方向。隨著該系統(tǒng)設(shè)計的廣泛應(yīng)用，功能變得更加豐富，成本日趨低廉。而在某些小型化應(yīng)用的場合中，對系統(tǒng)體積的要求越來越高，因此如何在硬
  • 關(guān)鍵字： FPGA  DSP  嵌入式系統(tǒng)  配置方法    

單芯片SoC 下代Atom基本規(guī)格已經(jīng)曝光

  • 　　上網(wǎng)本已經(jīng)失勢，但是Atom處理器的前途依然光明。根據(jù)最新消息，下一代Bay Trail平臺將采用真正的SoC片上系統(tǒng)設(shè)計理念，單芯片整合所有模塊，其中處理器核心代號Valleyview。 　　Bay Trail將首次為Atom家族帶來22nm制造工藝，并會把一直獨立在外的IOH芯片組納入處理器之中，整個平臺其實只要一顆芯片就搞定了，不過注意因為Intel沒有合適的PHY，所以其中不會整合Gb MAC，仍然需要獨立的PCI-E以太網(wǎng)芯片。 　　頻率方面，標(biāo)準(zhǔn)的四核心(八線程?)型號最高可達(dá)1.9G
  • 關(guān)鍵字： SoC  Atom  

FPGA中SPI Flash存儲器的復(fù)用編程方法的實現(xiàn)

  • SPI(Serial Peripheral Interface，串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線，在芯片的引腳上只占 ...
  • 關(guān)鍵字： FPGA  SPI  Flash  存儲器  復(fù)用編程  

用FPGA實現(xiàn)Nios II嵌入式系統(tǒng)配置技術(shù)

  • 用FPGA實現(xiàn)Nios II嵌入式系統(tǒng)配置技術(shù),現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是一種高密度可編程邏輯器件，其邏輯功能是通過把設(shè)計生成的數(shù)據(jù)文件配置進(jìn)芯片內(nèi)部的靜態(tài)配置數(shù)據(jù)存儲器(SRAM )來實現(xiàn)的，具有可重復(fù)編程性，可以靈活實現(xiàn)各
  • 關(guān)鍵字： 系統(tǒng)  配置  技術(shù)  嵌入式  II  實現(xiàn)  Nios  FPGA  

交換位技術(shù)改進(jìn)FPGA-PWM計數(shù)器性能

  • 　簡單改變FPGA計數(shù)器規(guī)格使作為DAC功能PWM計數(shù)器的紋波降低?！　‘?dāng)需要一些模擬輸出和系統(tǒng)中有FPGA時，很可能選擇使用如圖1的PWM模塊和簡單低通濾波器。FPGA的輸出是固定頻率、計數(shù)器和數(shù)字比較器使占空比可變的典
  • 關(guān)鍵字： FPGA-PWM  技術(shù)改進(jìn)  計數(shù)器  性能    

ARM、FPGA與可編程模擬電路設(shè)計的單芯片技術(shù)綜合應(yīng)用

  • ARM、FPGA與可編程模擬電路設(shè)計的單芯片技術(shù)綜合應(yīng)用,如果世上真的有典型或者通用的嵌入式系統(tǒng)應(yīng)用，主流半導(dǎo)體公司的產(chǎn)品目錄一定會薄很多?，F(xiàn)在設(shè)計人員不僅要從多種處理器架構(gòu)中進(jìn)行選擇(大多數(shù)嵌入式系統(tǒng)設(shè)計都以處理器內(nèi)核為中心)，而且外設(shè)、通信端口和模擬功能組
  • 關(guān)鍵字： 技術(shù)  綜合  應(yīng)用  單芯片  電路設(shè)計  FPGA  可編程  模擬  ARM  

設(shè)計與驗證復(fù)雜SoC中可綜合的模擬及射頻模型

  • 設(shè)計與驗證復(fù)雜SoC中可綜合的模擬及射頻模型設(shè)計用于SoC集成的復(fù)雜模擬及射頻模塊是一項艱巨任務(wù)。本文介紹的采用基于性能指標(biāo)規(guī)格來優(yōu)化設(shè)計(如PLL或ADC等)的方法，可確保產(chǎn)生可制造性的魯棒性設(shè)計。通過這樣的設(shè)計
  • 關(guān)鍵字： SoC  模擬  射頻  模型    

基于片上系統(tǒng)SoC的孤立詞語音識別算法設(shè)計

  • 1. 引言目前，嵌入式語音識別系統(tǒng)的實現(xiàn)主要通過單片機(jī)MCU和數(shù)字信號處理器DSP來實現(xiàn)[1]。但是單片機(jī)運算速度慢，處理能力不高；雖然DSP處理速度很快，但是產(chǎn)品的成本很高，電源能量消耗也很大。因此，為了滿足嵌入式
  • 關(guān)鍵字： SoC  片上系統(tǒng)  語音識別  算法設(shè)計    

SoC系統(tǒng)中實時總線模塊的設(shè)計理念與應(yīng)用

  • SoC中CPU總線一般采用應(yīng)答機(jī)制，是非實時的，數(shù)據(jù)的處理采用中斷響應(yīng)機(jī)制以發(fā)揮效率。處理特定實時數(shù)據(jù)并沒有固定的延時與穩(wěn)定的吞吐率，因此需要設(shè)計一個模塊來處理實時數(shù)據(jù)到非實時總線之間的平滑過度問題。作者以
  • 關(guān)鍵字： SoC  系統(tǒng)  模塊  設(shè)計理念    

Altera全新Qsys工具加速FPGA產(chǎn)品上市步伐

  • 　　在FPGA設(shè)計領(lǐng)域目前存在著三大主要難題：設(shè)計規(guī)模擴(kuò)大、設(shè)計重用、設(shè)計驗證時間太長。這三大難題嚴(yán)重影響著FPGA設(shè)計的效能，將減緩產(chǎn)品由研發(fā)到上市的時間，是亟需解決的重點問題。 　　2012年3月30日，“Altera亞太區(qū)采用Qsys實現(xiàn)系統(tǒng)集成研討會•北京站”在清華大學(xué)舉行，該活動重點介紹了Altera新的系統(tǒng)集成工具Qsys，及其如何通過Qsys提高設(shè)計效能。 　　簡化設(shè)計過程 　　隨著半導(dǎo)體技術(shù)的不斷發(fā)展，由于半導(dǎo)體工藝的不斷提升，器件的集成度也隨之提升
  • 關(guān)鍵字： Altera  FPGA  Qsys  
共7989條 288/533 |‹ « 286 287 288 289 290 291 292 293 294 295 » ›|

fpga soc介紹

您好，目前還沒有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條，闡述對fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473