dsp＋fpga 文章最新資訊

2008年9月8日，Altera啟動亞太區(qū)SOPC World 2008

　　Altera公司今天公布了其亞太區(qū)年度SOPC World大會的時間和地點(diǎn)。大會將于2008年10月在印度和中國的5個城市舉辦。　　大會包括技術(shù)研討和展覽兩部分，系統(tǒng)設(shè)計(jì)人員通過此次大會來將了解到怎樣降低系統(tǒng)成本，并滿足嚴(yán)格的功耗預(yù)算要求，提高效能。在技術(shù)研討會上，Altera及其合作伙伴將為出席人員介紹最先進(jìn)的高功效可編程器件以及高效能開發(fā)工具等。
關(guān)鍵字： Altera FPGA SOPC

聞亭數(shù)字和亞嵌教育培訓(xùn)中心結(jié)成戰(zhàn)略合作伙伴關(guān)系

　　2008年9月5日，聞亭數(shù)字系統(tǒng)（北京）有限公司和亞嵌教育培訓(xùn)中心共同簽署了戰(zhàn)略合作伙伴意向書。這將意味著聞亭數(shù)字和亞嵌教育正式確立了戰(zhàn)略合作伙伴關(guān)系，共同為DSP和嵌入式領(lǐng)域的客戶提供更多、更優(yōu)質(zhì)、更深入的服務(wù)。據(jù)悉，雙方將會在企業(yè)客戶培訓(xùn)、市場推廣和技術(shù)交流方面攜手共進(jìn)。　　聞亭數(shù)字系統(tǒng)（北京）有限公司是DSP和嵌入式領(lǐng)域資深企業(yè)，在DSP領(lǐng)域的成就和貢獻(xiàn)已經(jīng)得到廣大客戶的認(rèn)可；聞亭還是國內(nèi)最早從事嵌入式開發(fā)研究的企業(yè)之一；作為國內(nèi)最早的TI全球第三方合作伙伴，十二年來以為上千家客戶提供D
關(guān)鍵字：聞亭數(shù)字系統(tǒng) 亞嵌教育 DSP 嵌入式

提高FPGA嵌入式處理器的系統(tǒng)除錯率

目前，越來越多的FPGA設(shè)計(jì)開始采用嵌入式處理器，如PowerPC和賽靈思(Xilinx)的MicroBlaze處理器來完成控制任務(wù)，...
關(guān)鍵字： FPGA 嵌入式處理器除錯率賽靈思

DSP與慢速設(shè)備接口的實(shí)現(xiàn)

介紹了DSP與慢速設(shè)備接口的一種時序轉(zhuǎn)換方法。通過該方法,可以解決DSP與傳統(tǒng)輸入輸出設(shè)備時序不匹配的問題，從而實(shí)現(xiàn)DSP與8080、6800等時序兼容的或其它慢速讀寫周期的輸入/輸出設(shè)備的直接連接,如液晶顯示模塊、打印機(jī)、鍵盤等。這種時序轉(zhuǎn)換方法能使DSP在工業(yè)控制和測試設(shè)備中獲得更加廣泛的應(yīng)用。
關(guān)鍵字：實(shí)現(xiàn) 接口設(shè)備慢速 DSP

基于DSP Builder的FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP FPGA FIR QuartusⅡ

2008年，SEED榮膺“2008年度中國本土嵌入式系統(tǒng)十佳企業(yè)”

　　2008年，以第一名的身份榮膺《電子產(chǎn)品世界》頒發(fā)的“2008年度中國本土嵌入式系統(tǒng)十佳企業(yè)”殊榮公司上A6協(xié)同系統(tǒng)，實(shí)現(xiàn)了全公司多個辦事處之間，多部門之間的協(xié)同，更加規(guī)范了工作的流程。
關(guān)鍵字： SEED DSP

Xilinx CEO: 新架構(gòu)、新思路、新服務(wù)開創(chuàng)百億FPGA市場

　　“電子產(chǎn)品需求持續(xù)變化，只給制造商兩條出路――Differentiate or Die (要么追求差異化，要么關(guān)門消亡！)這給可編程器件帶來了巨大的發(fā)展機(jī)遇！”8月28日，年初走馬上任的Xilinx總裁兼CEO Moshe Gavrielov首次接受中國媒體的采訪，透露了Xilinx新的發(fā)展策略，概括起來就是三“新”：新架構(gòu)、新思路、新服務(wù)。　　Moshe曾經(jīng)供職于NSC、LSI、Cadence等公司，從微處理器芯片、ASIC芯片、EDA軟件再到可編
關(guān)鍵字：處理器 EDA FPGA Xilinx PLD Moshe

基于DSP的寬帶雷達(dá)多片流水分段脈壓處理平臺設(shè)計(jì)

　　1 引言　　作為一種探測目標(biāo)信息的工具，雷達(dá)在現(xiàn)代戰(zhàn)爭中發(fā)揮著舉足輕重的作用。在雷達(dá)回波信號處理中，通常利用線性調(diào)頻信號脈沖壓縮技術(shù)來獲得高的距離分辨率。他有效地解決了雷達(dá)作用距離與距離分辨率之間的矛盾，可以在保證雷達(dá)作用距離的情況下提高雷達(dá)的距離分辨力。數(shù)字脈沖壓縮就是利用數(shù)字信號處理的方法來實(shí)現(xiàn)雷達(dá)信號的脈沖壓縮，分為時域和頻域兩種實(shí)現(xiàn)方式。時域脈壓常用數(shù)字濾波器實(shí)現(xiàn)，而頻域脈壓常用專用的FFT芯片或DSP完成。一般而言，對于小時寬帶寬積信號，用時域脈壓較好；但對于大時寬帶寬積信號，用頻域脈
關(guān)鍵字： DSP 雷達(dá) 芯片硬件平臺

基于FPGA圓陣超聲自適應(yīng)波束形成的設(shè)計(jì)

　　1 引言　　在雷達(dá)及聲納信號處理系統(tǒng)中，波束形成算法通常采用DSP軟件編程實(shí)現(xiàn)，控制邏輯電路采用CPLD來完成，這種方法具有軟件編程靈活、功能易于擴(kuò)展的優(yōu)點(diǎn)，但對于實(shí)時性能要求很高的系統(tǒng)，如雷達(dá)、聲納探測和超聲成像等系統(tǒng)中為了提高對目標(biāo)變化實(shí)時跟蹤和測量，就必須盡量縮短信號處理的時間，過長的運(yùn)算處理時間會對水下目標(biāo)的探測性能產(chǎn)生較大的影響。聲納工作環(huán)境中總存在著各種干擾(例如本艦輻射噪聲、近場其他船只的干擾等)，普通波束形成系統(tǒng)是一種預(yù)形成波束系統(tǒng)，當(dāng)他處在各向同性、均勻韻噪聲場時，可能具有相當(dāng)
關(guān)鍵字： FPGA 芯片自適應(yīng) BDF

基于Blackfin的智能IP Camera系統(tǒng)設(shè)計(jì)和優(yōu)化

　　本文基于一套智能IP Camera監(jiān)控系統(tǒng)的具體實(shí)現(xiàn)，討論了在新型高性能處理器對軟件系統(tǒng)實(shí)現(xiàn)的挑戰(zhàn)和思路，軟件系統(tǒng)如何利用現(xiàn)有模塊做整合設(shè)計(jì)，保證靈活性和通用性，并討論了一系列系統(tǒng)優(yōu)化手段，以達(dá)到系統(tǒng)性能的最優(yōu)化。　　項(xiàng)目背景及概述　　近年來，隨著嵌入式應(yīng)用越來越復(fù)雜，應(yīng)用場合越來越多，特別是多媒體功能在各個領(lǐng)域的飛速發(fā)展，高性能計(jì)算變得無處不在，從消費(fèi)電子，網(wǎng)絡(luò)通訊到工業(yè)控制和監(jiān)控，大多數(shù)應(yīng)用都需要更高的數(shù)字信號處理能力。出于成本和設(shè)計(jì)難度的考慮，人們傾向于使用單顆芯片完成所有的工作，傳統(tǒng)的
關(guān)鍵字：嵌入式處理器 DSP ADI

在下一代無線基站中用低成本FPGA實(shí)現(xiàn)連接

　　對于服務(wù)提供者，影響無線接入盈利的主要因素是網(wǎng)絡(luò)的成本。演進(jìn)的基礎(chǔ)設(shè)施支持不斷擴(kuò)大的用戶基站，在設(shè)施的維護(hù)和改進(jìn)過程中，服務(wù)提供者控制網(wǎng)絡(luò)的成本變得越來越重要了。　　開放式基站結(jié)構(gòu)發(fā)起組織(OBSAI) 　　無線原始設(shè)備制造商（成員為Hyundai、LGE、Nokia、Samsung和 ZTE ）建立了開放式基站結(jié)構(gòu)發(fā)起組織(OBSAI)，針對收發(fā)基地站收發(fā)信機(jī)(BTS)的配置和互連，從一組通用模塊中開發(fā)了一組規(guī)范。由另外一些無線原始設(shè)備制造商（成員為Ericsson、Huawei、NEC、No
關(guān)鍵字： FPGA OBSAI 無線網(wǎng)絡(luò) 基站

基于FPGA的全數(shù)字FSK調(diào)制解調(diào)器設(shè)計(jì)

FSK(Frequeney-ShiftKeying，頻移鍵控)是用不同頻率的載波來傳送數(shù)字信號。FSK信號具有抗干擾能力強(qiáng)、傳輸距...
關(guān)鍵字： FPGA 調(diào)制解調(diào)器

用FPGA實(shí)現(xiàn)傅立葉變換算法

引言DFT(DiscreteFourierTransformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領(lǐng)域的重要變換工...
關(guān)鍵字： FFT FPGA

采用FPGA設(shè)計(jì)SDH設(shè)備時鐘

介紹了一種采用FPGA設(shè)計(jì)的SDH設(shè)備時鐘的構(gòu)成及設(shè)計(jì)原理；并給出了相關(guān)的測試結(jié)果；測試結(jié)果表明該SDH設(shè)備時鐘完全滿足ITU-T G.813建議規(guī)范的各項(xiàng)時鐘指標(biāo)要求。
關(guān)鍵字： FPGA SDH 設(shè)備時鐘

基于DSP的智能剎車控制系統(tǒng)研究

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 智能剎車控制系統(tǒng)