dsp＋fpga 文章最新資訊

利用FPGA實(shí)現(xiàn)工業(yè)以太網(wǎng)交換機(jī)設(shè)計(jì)優(yōu)化

利用FPGA實(shí)現(xiàn)工業(yè)以太網(wǎng)交換機(jī)設(shè)計(jì)優(yōu)化,工業(yè)以太網(wǎng)技術(shù)一直在進(jìn)步，并越來越普及，而設(shè)計(jì)師面臨著對高性價(jià)比工業(yè)交換機(jī)日益強(qiáng)勁的需求?；贏SIC和ASSP的交換機(jī)因其架構(gòu)固定，所以實(shí)際上沒有余地定制出新的系統(tǒng)特性。為了增加特性設(shè)計(jì)一般要推倒重來，此舉會導(dǎo)致額外的設(shè)計(jì)時(shí)間和成本支出。但如上所述的支持IEEE 1588交換機(jī)的FPGA設(shè)計(jì)可節(jié)省6到9個月的工程時(shí)間，并提供給設(shè)計(jì)師夢寐以求的靈活性，幫助他們實(shí)現(xiàn)精確定時(shí)協(xié)議（PTP）、支持多個工業(yè)以太網(wǎng)標(biāo)準(zhǔn)、額外的標(biāo)準(zhǔn)接口或者其它可能的定制特性。
關(guān)鍵字：交換機(jī) 設(shè)計(jì) 優(yōu)化以太網(wǎng) 工業(yè) FPGA 實(shí)現(xiàn) 利用

ADI與中國合作伙伴共推Blackfin開發(fā)工具營建本地DSP生態(tài)環(huán)境

　　亞德諾半導(dǎo)體公司（Analog Devices, Inc.， ADI）與中國區(qū)合作伙伴共同宣布可向市場提供全系列的Blackfin本地開發(fā)工具。這些本地開發(fā)工具包括仿真器、開發(fā)板和軟件模塊，針對的處理器范圍包括從BF531到最新的BF52x和BF54x的全系列Blackfin。　　作為世界領(lǐng)先的通用DSP處理器提供商，ADI公司一直致力于向客戶提供技術(shù)先進(jìn)及商業(yè)用途廣泛的DSP處理器芯片和方案，同時(shí)也深刻理解DSP應(yīng)用開發(fā)的各個環(huán)節(jié)，了解開發(fā)工具對于客戶的重要價(jià)值。除了自己設(shè)計(jì)制造完善的開發(fā)工具，
關(guān)鍵字： ADI DSP Blackfin 開發(fā)工具

在高清晰LCD HDTV中使用Cyclone III FPGA

　　引言　　當(dāng)今的液晶顯示(LCD) 技術(shù)在高清晰電視(HDTV) 領(lǐng)域得到了廣泛應(yīng)用，其挑戰(zhàn)在于如何獲得更高的分辨率，實(shí)現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專業(yè)圖像處理算法來支持快速移動的視頻。業(yè)界遇到的主要問題是：怎樣實(shí)現(xiàn)這些算法，率先將產(chǎn)品推向市場，并且能夠控制好產(chǎn)品功耗? 　　為解決這一問題，當(dāng)硬件平臺和不同尺寸的LCD 顯示屏連接時(shí)，設(shè)計(jì)人員需要確定怎樣重新配置圖像處理算法。面積較大的LCD 顯示屏需要更快的數(shù)據(jù)速率，因此，難點(diǎn)在于怎樣根據(jù)顯示屏大小來調(diào)整數(shù)據(jù)速率。　　采用新的低成本Cy
關(guān)鍵字： FPGA Cyclone III LCD HDTV

5/3提升小波在DM642上的實(shí)現(xiàn)與優(yōu)化

　　提升小波變換不僅具有傳統(tǒng)小波多分辨率的優(yōu)點(diǎn)，而且簡化了運(yùn)算，便于硬件實(shí)現(xiàn)，因此在數(shù)字圖像編碼中得到廣泛應(yīng)用。在新的圖像壓縮標(biāo)準(zhǔn)JPEG2000中，采用9/7、5/3提升小波變換作為編碼算法，其中5/3小波變換是一種可逆的整數(shù)變換，可以實(shí)現(xiàn)無損或有損的圖像壓縮。在通用的DSP芯片上實(shí)現(xiàn)該算法具有很好的可擴(kuò)展性、可升級性與易維護(hù)性。用這種方式靈活性強(qiáng)，完全能滿足各種處理需求。 1提升算法　　提升算法[1]是由Sweldens等在Mallat算法的基礎(chǔ)上提出的，也稱為第二代小波變換。與Mallat算法
關(guān)鍵字： DSP 小波變換數(shù)字圖像編碼 5/3

基于TMS320F2812的快速以太網(wǎng)通信系統(tǒng)平臺

引言　　隨著Internet應(yīng)用的日益普及，信息共享程度的不斷提高。嵌入式設(shè)備的數(shù)字化和網(wǎng)絡(luò)化已經(jīng)成為必然趨勢，目前市場上的主流嵌入式操作系統(tǒng)都包含了TCP/IP網(wǎng)絡(luò)協(xié)議棧。這些商品化的TCP/IP協(xié)議棧運(yùn)行可靠、性能也非常好，但是價(jià)格較高，降低了市場競爭力。因此，開發(fā)自主知識產(chǎn)權(quán)的TCP/IP協(xié)議棧的要求變的日益迫切而有意義。　　本文的研究目標(biāo)是建立一個DSP系統(tǒng)的網(wǎng)絡(luò)通信平臺，實(shí)現(xiàn)DSP系統(tǒng)與網(wǎng)絡(luò)中其他通信設(shè)備的高速數(shù)據(jù)傳輸。雖然選擇了TI公司的TMS320F2812 DSP，但是本文提出的方
關(guān)鍵字： DSP 網(wǎng)絡(luò)通信平臺數(shù)據(jù)傳輸以太網(wǎng)

立體液晶顯示器的圖像獲取及顯示

　　立體液晶顯示器是近年來新出現(xiàn)的虛擬現(xiàn)實(shí)顯示設(shè)備，它真實(shí)地再現(xiàn)場景的三維信息，顯示具有縱深感的圖像。其最大特點(diǎn)就是觀察者無需使用任何附加設(shè)備，直接用肉眼就可看到屏幕上顯示的立體圖像。觀測者可以更容易、更快速地理解真實(shí)的景深信息，更全面、更直觀地洞察圖像空間位置的實(shí)際分布狀況。　　目前，國內(nèi)外的自由立體液晶顯示方式通常采用計(jì)算機(jī)采集圖像并存儲，處理后輸出到液晶屏驅(qū)動電路板，然后通過板載模數(shù)轉(zhuǎn)換模塊等處理后在液晶屏顯示立體圖像。這種方式主要由計(jì)算機(jī)進(jìn)行圖像采集和處理，其開發(fā)周期短，但成本較高，體積較大，
關(guān)鍵字：顯示器虛擬液晶 FPGA

用微控制器或 DSP 電路控制開機(jī)/關(guān)機(jī)功能

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 微控制器開機(jī)/關(guān)機(jī)

基于高速無線傳輸?shù)牧熊嚋y振儀

　　0 引言　　列車的振動性能，包括舒適性、平穩(wěn)性的檢測與評價(jià)是新型列車研究、檢驗(yàn)過程中的一項(xiàng)重要工作。隨著我國鐵路新型高速列車研究、研制及實(shí)驗(yàn)運(yùn)行工作的大面積展開，十分需要一種方便、快捷的便攜式列車振動測試儀。　　國內(nèi)有多家單位開展了研制工作，例如，北京化工大學(xué)開發(fā)的基于DSP的便攜式測振儀，河北工業(yè)大學(xué)研制的便攜式車輛振動測試分析系統(tǒng)，東北農(nóng)業(yè)大學(xué)研制的便攜式測振儀等。這些專用儀器對常規(guī)速度列車的振動檢測是比較有效的，信號控制與數(shù)據(jù)采集也比較方便。但這些設(shè)計(jì)多采用有線傳輸方式，對于高速列車，
關(guān)鍵字： DSP Notebook 無線列車測振儀藍(lán)牙 GPS

FPGA設(shè)計(jì)開發(fā)中應(yīng)用仿真技術(shù)解決故障的方法

　　本文針對FPGA實(shí)際開發(fā)過程中，出現(xiàn)故障后定位困難、反復(fù)修改代碼編譯時(shí)間過長、上板后故障解決無法確認(rèn)的問題，提出了一種采用仿真的方法來定位、解決故障并驗(yàn)證故障解決方案?？梢源蟠蟮墓?jié)約開發(fā)時(shí)間，提高開發(fā)效率。　　FPGA近年來在越來越多的領(lǐng)域中應(yīng)用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過長的編譯時(shí)間，在研發(fā)過程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研發(fā)過程中的編譯次數(shù)，最終達(dá)到準(zhǔn)確定位故障、縮短解決故障時(shí)間的目的。文例所用到的軟件開發(fā)平臺
關(guān)鍵字： FPGA 應(yīng)用仿真

影響FPGA設(shè)計(jì)中時(shí)鐘因素的探討

　　時(shí)鐘是整個電路最重要、最特殊的信號，系統(tǒng)內(nèi)大部分器件的動作都是在時(shí)鐘的跳變沿上進(jìn)行, 這就要求時(shí)鐘信號時(shí)延差要非常小, 否則就可能造成時(shí)序邏輯狀態(tài)出錯；因而明確FPGA設(shè)計(jì)中決定系統(tǒng)時(shí)鐘的因素，盡量較小時(shí)鐘的延時(shí)對保證設(shè)計(jì)的穩(wěn)定性有非常重要的意義。　　1.1 建立時(shí)間與保持時(shí)間　　建立時(shí)間（Tsu：set up time）是指在時(shí)鐘沿到來之前數(shù)據(jù)從不穩(wěn)定到穩(wěn)定所需的時(shí)間，如果建立的時(shí)間不滿足要求那么數(shù)據(jù)將不能在這個時(shí)鐘上升沿被穩(wěn)定的打入觸發(fā)器；保持時(shí)間（Th：hold time）是指數(shù)據(jù)穩(wěn)定后
關(guān)鍵字： FPGA 時(shí)鐘

2008年7月18日，Altera公布第二季度業(yè)績

　　Altera公司今天宣布第二季度銷售額達(dá)到3.599億美元，比2008年第一季度增長7%，比2007年第二季度增長13%。在2008年第一季度0.839億美元凈收入和每股攤薄后收益0.27美元基礎(chǔ)上，第二季度凈收入增長到0.98億美元，每股攤薄后收益0.32美元。和2007年第二季度相比，今年第二季度凈收入增長22%，每股攤薄后收益增長43%。　　上半年運(yùn)營現(xiàn)金流為2.268億美元。第二季度，Altera以140萬美元回購其65,000普通股。到目前為止，在第三季度，Altera已經(jīng)以1004萬美
關(guān)鍵字： Altera FPGA Stratix

軟件無線電的多制式信號發(fā)生器的設(shè)計(jì)

　　軟件無線電是一種無線電通信新的體系結(jié)構(gòu)。在1992年5月美國電信系統(tǒng)會議上，JeoMitola首次提出了軟件無線電概念，之后迅速引起了人們的關(guān)注，并開始對它進(jìn)行廣泛而深入的研究。具體地說，軟件無線電是以可編程的DSP或CPU為中心，將模塊化、標(biāo)準(zhǔn)化的硬件單元以總線方式連接起來，構(gòu)成通用的基本硬件平臺，并通過軟件加載來實(shí)現(xiàn)各種無線通信功能的開放式的體系結(jié)構(gòu)。它使得通信系統(tǒng)擺脫了面向設(shè)計(jì)思想，被認(rèn)為是無線通信從模擬到數(shù)字、從固定到移動之后的又一次突破。　　在軟件無線電的研究過程中，調(diào)制解調(diào)技術(shù)是移動通
關(guān)鍵字：無線電信號發(fā)生器 DSP DDS

利用以太網(wǎng)硬件和仿真工具在環(huán)路實(shí)現(xiàn)高帶寬DSP仿真

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：以太網(wǎng) DSP 硬件仿真工具環(huán)路實(shí)現(xiàn) 高帶寬

DSP中DMA操作的無阻塞請求實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP DMA 操作無阻塞請求實(shí)現(xiàn)

基于SOPC的視頻采集系統(tǒng)設(shè)計(jì)

　　0 引言　　視頻采集的主流實(shí)現(xiàn)方案有兩種：一是基于ASIC，該方案一般采用意法、AMD等公司的專用視頻處理芯片；二是基于DSP，主要采用TI、ADI等公司的DSP信號處理器。它們作為輔處理器，可在主CPU控制下進(jìn)行視頻信號的采集壓縮。隨著FPGA的發(fā)展，通過SOPC技術(shù)實(shí)現(xiàn)視頻采集已成為一種易于開發(fā)、設(shè)計(jì)靈活的方案。而這主要得益于IP復(fù)用技術(shù)的發(fā)展。在FPGA上構(gòu)建復(fù)雜嵌入式系統(tǒng)可利用既有的功能模塊及其驅(qū)動程序。該方案具有更大的集成度和靈活性，因而必將成為電子設(shè)計(jì)發(fā)展的一大趨勢。　　本文介紹了
關(guān)鍵字： SOPC 視頻采集 DSP ASIC FPGA