首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> dsp＋fpga

dsp＋fpga 文章 最新資訊

DSP應(yīng)用中編譯選項的智能選擇

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  處理器  編譯選項  智能選擇  

基于FPGA的自然對數(shù)變換器的設(shè)計與實現(xiàn)

  • 本文利用CORD IC算法在FPGA上實現(xiàn)了自然對數(shù)運算器。實驗結(jié)果表明該對數(shù)運算器的輸出誤差為10-4數(shù)量級，最高頻率可達(dá)到80MHz。該運算器適用于高速大數(shù)據(jù)量的數(shù)據(jù)處理。
  • 關(guān)鍵字： FPGA  對數(shù)運算  CORD IC算法  對數(shù)變換器  200808  

IC業(yè)在拐點生存

  • 分析了IC業(yè)的眾多特點，例如從90nm向65nm、45nm、32nm、22nm等拐點演進(jìn)的困難，以及ESL、DFM拐點，制造是設(shè)計的拐點，F(xiàn)PGA與ASIC之間的拐點等熱門問題。
  • 關(guān)鍵字： EDA  65nm  45nm  22nm  光刻  處理器  FPGA  ASIC  200808  

2008年，獲得TI授予的“07年度亞太區(qū)最大的DSP分銷商”殊榮

  • 　　2008年，獲得TI授予的“07年度亞太區(qū)最大的DSP分銷商”殊榮。
  • 關(guān)鍵字： SEED  DSP  

基于DSP的圖像旋轉(zhuǎn)算法數(shù)據(jù)調(diào)度策略

  • 為了在DSP平臺上實現(xiàn)實時大圖像旋轉(zhuǎn)，結(jié)合TMS320DM642的性能結(jié)構(gòu)特點,針對旋轉(zhuǎn)算法中嚴(yán)重影響DSP CPU效率發(fā)揮的大量非連續(xù)圖像像素地址訪問的問題，提出了基于視口圖像塊覆蓋的DSP圖像旋轉(zhuǎn)算法數(shù)據(jù)調(diào)度策略，對算法的結(jié)構(gòu)流程進(jìn)行了優(yōu)化調(diào)整。
  • 關(guān)鍵字： 數(shù)據(jù)  調(diào)度  策略  算法  旋轉(zhuǎn)  DSP  圖像  基于  

基于計算機串口DSP程序加載的實現(xiàn)

  • TMS320C6000系列DSP的多通道緩沖串口McBSP是一個同步串口，因此不能與通用異步接收/發(fā)送器直接連接。但是，通過對DSP相關(guān)控制寄存器的簡單調(diào)整，在軟件控制下，UART與TMS320C6000之間的通信成為可能，該通信功能的實現(xiàn)也是所設(shè)計的串口加載系統(tǒng)的難點和重點。本論文對此串口加載系統(tǒng)硬件接口和必要的軟件部分做了詳細(xì)介紹，該系統(tǒng)硬件結(jié)構(gòu)簡單、通信線少、高速可靠，已經(jīng)在實際運用中取得了良好效果。
  • 關(guān)鍵字： 加載  實現(xiàn)  程序  DSP  計算機  串口  基于  

基于FPGA和AD1836的I2S接口設(shè)計

  • 本文以FPGA為控制單元，完成了AD1836中D/A部分的I2S接口設(shè)計，它在數(shù)字音頻系統(tǒng)的設(shè)計中有一定的參考和實用價值。該設(shè)計已經(jīng)成功運用在某話路特性綜合測試系統(tǒng)中，性能良好。
  • 關(guān)鍵字： FPGA  1836  I2S  AD    

Altera FPGA開發(fā)板為XLoom提供誤碼率測試環(huán)境

  • 　　進(jìn)一步展示其FPGA靈活性和通用性，Altera公司宣布，XLoom通信公司采用Stratix® II GX FPGA信號完整性開發(fā)套件來提供獨特的誤碼率(BER)測試環(huán)境。和傳統(tǒng)的BER測試設(shè)備相比，Altera基于FPGA的開發(fā)板支持XLoom以更高的性價比來測試芯片級光電互聯(lián)模塊。這一獨特的測試環(huán)境更貼近實際的客戶狀態(tài)，同時進(jìn)一步節(jié)省了空間，降低了功耗。 　　傳統(tǒng)的BER測試儀成本高達(dá)100,000美元，而Stratix II GX FPGA信號完整性開發(fā)套件在這方面的成本節(jié)省了90％
  • 關(guān)鍵字： Altera  FPGA  開發(fā)套件  XLoom  

H.264視頻解碼器在C6416 DSP上的實現(xiàn)

  • 介紹了最新視頻壓縮標(biāo)準(zhǔn)H.264，并實現(xiàn)了適合TI C6416 DSP內(nèi)核的H.264視頻解碼器算法，在NVDK C6416板卡上進(jìn)行測試，達(dá)到了實時的解碼效果。該優(yōu)化算法，結(jié)合DSP處理平臺和網(wǎng)絡(luò)技術(shù)，構(gòu)成新的多媒體通信終端設(shè)備，具有廣泛的應(yīng)用前景。
  • 關(guān)鍵字： DSP  實現(xiàn)  C6416  解碼器  視頻  H.264  

定寬截斷式并行乘法器的實現(xiàn)研究

  • 　　1、乘法器的介紹  　　乘法器是多媒體芯片和DSP芯片中的核心部件之一，它決定著芯片的性能表現(xiàn)和面積大小。為了提高處理速度，并行乘法器通常需要增加面積和架構(gòu)上的復(fù)雜度來實現(xiàn)。過去，有很多的學(xué)者提出不同的乘法器架構(gòu)來減小芯片的面積和提高乘法運算的速度。本文所提出的定寬截斷式并行乘法器架構(gòu)，可大大減小乘法器的面積，對乘法器的整體性能卻無太大影響。這種乘法器主要應(yīng)用于多媒體和DSP芯片的定寬乘法操作中。 　　2、截斷乘法器的設(shè)計實現(xiàn) 　　定寬乘法器可以直接由傳統(tǒng)的并行乘法器截去一半的半加
  • 關(guān)鍵字： DSP  乘法器  多媒體芯片  定寬  

基于FPGA的空間存儲器的糾錯系統(tǒng)

  • 　　1、引言 　　阿爾法磁譜儀(Alpha Magnetic Spectrometer，AMS)實驗室是丁肇中博士領(lǐng)導(dǎo)的由美、俄、德、法、中等16個國家和地區(qū)共300多名科學(xué)家參加的大型國際合作項目。它是國際空間站上唯一大型物理實驗，是人類第一次在太空中精密地測量高能量帶電原子核粒子的實驗。其目的是為尋找反物質(zhì)所組成的宇宙和暗物質(zhì)的來源以及測量宇宙線的來源。 　　但是對于AMS實驗的空間電子系統(tǒng)，同樣會受到高能粒子的襲擊，導(dǎo)致存儲器的內(nèi)容發(fā)生變化，改寫半導(dǎo)體存儲器件的邏輯狀態(tài)，導(dǎo)致存儲單元在邏輯&ls
  • 關(guān)鍵字： FPGA  存儲器  AMS  編碼  譯碼  

TMS320C62X DSP的混合編程研究

  • 　　TMS320C62X是美國德州儀器公司(TI)的新一代高性能定點數(shù)字信號處理器(DSP)芯片?；贒SP的軟件設(shè)計問題,就是采用編程語言進(jìn)行算法實現(xiàn)并使程序效率盡量滿足實時性要求。TI DSP的軟件設(shè)計可以采用匯編語言、高級語言(C/C++)以及C語言與匯編語言的混合編程。完全采用匯編語言編程復(fù)雜性高、開發(fā)周期長,而完全采用C語言編程則程序的執(zhí)行效率相對較低,不能滿足實時性的要求。為了設(shè)計出性價比最好、開發(fā)周期較短、比較復(fù)雜的DSP系統(tǒng),可以采用混合語言編程,把C語言和匯編語言的優(yōu)點有效地結(jié)合起來。C
  • 關(guān)鍵字： DSP  TI  混合編程  C語言  匯編  

TMS320VC5402 DSP與串行AD73360 A/D轉(zhuǎn)換器的接口設(shè)計

  • 　　隨著對信號處理要求的不斷提高以及DSP技術(shù)的不斷發(fā)展,越來越多的工程技術(shù)人員開始采用DSP進(jìn)行系統(tǒng)設(shè)計。美國TI公司的TMS320VC5402(以下簡稱VC5402)DSP具有運算速度快、功耗小和性價比高的特點,已在個人移動通信、信號與信息處理以及自動控制等領(lǐng)域得到了廣泛的應(yīng)用。該芯片提供了兩個多通道緩沖串行接口(McBSP)與外部設(shè)備進(jìn)行通信。它與串行A/D變換器構(gòu)成的信號采集與處理系統(tǒng)具有硬件設(shè)計簡單、可靠性好的特點。本文將詳細(xì)闡述VC5402與AD73360的接口設(shè)計。 　　1 VC5402的
  • 關(guān)鍵字： DSP  TMS320VC5402  串行接口  A/D  

Actel推出Libero集成開發(fā)環(huán)境 8.4

  • 　　Actel公司宣布其Libero® 集成開發(fā)環(huán)境 （IDE） 增添全新的功耗優(yōu)化和增強的設(shè)計創(chuàng)建功能。全新的Libero IDE 8.4針對基于 Flash的IGLOO®、IGLOO PLUS和 ProASIC®3L現(xiàn)場可編程門陣列 （FPGA），提供由1.14V至 1.575V的FPGA內(nèi)核工作電壓范圍，為設(shè)計人員提供額外的內(nèi)核電壓選擇，以實現(xiàn)更低的功耗。新版本Libero IDE改進(jìn)了SmartPower功耗分析工具，便于比較同一設(shè)計的多種設(shè)計實現(xiàn)和器件不同工作條件下的狀況
  • 關(guān)鍵字： Actel  IDE  Libero  FPGA  集成開發(fā)環(huán)境  

基于TMS320C62X DSP的混合編程研究

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  TI  混合編程  C語言  匯編  
共9914條 549/661 |‹ « 547 548 549 550 551 552 553 554 555 556 » ›|

dsp＋fpga介紹

您好，目前還沒有人創(chuàng)建詞條dsp＋fpga!
歡迎您創(chuàng)建該詞條，闡述對dsp＋fpga的理解，并與今后在此搜索dsp＋fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473