dsp＋fpga 文章最新資訊

基于FPGA的防盜定位追蹤系統(tǒng)(08-100)

　　雖然現(xiàn)在市面上有很多類似的基于GPS的防盜系統(tǒng)，但并不能很好地實現(xiàn)防盜和丟失后找回功能。本作品利用Spartan-3E開發(fā)板彌補了以上缺陷。系統(tǒng)由防盜目標(biāo)終端和尋找指引終端組成。兩終端均基于FPGA設(shè)計實現(xiàn)。當(dāng)裝有防盜目標(biāo)終端的物品丟失后，防盜目標(biāo)終端將其所在經(jīng)緯度位置信息加密并發(fā)送給尋找指引終端，指引終端解密該信息并計算出與目標(biāo)終端的相對位置并通知用戶,從而最大限度地幫助人們找回丟失的物品的同時也保證了傳送信息的安全。
關(guān)鍵字： GSM FPGA 定位追蹤

高可靠FPGA通信系統(tǒng)(08-100)

本作品主要目的在于針對ZigBee無線傳感器網(wǎng)絡(luò)中中心節(jié)點到控制中心的信息通信過程中存在的信息泄露和安全隱患，自行設(shè)計一套可移動基于FPGA平臺的高可靠通信系統(tǒng)。在獨立開發(fā)的基于CC2430芯片的無線傳感器星型網(wǎng)絡(luò)中，無線網(wǎng)絡(luò)節(jié)點與Spartan平臺進(jìn)行信息交互，其中端到端的數(shù)據(jù)傳輸均實現(xiàn)AES加密。中心節(jié)點的服務(wù)器對有線網(wǎng)絡(luò)進(jìn)行實時安全監(jiān)測，當(dāng)網(wǎng)絡(luò)中存在危險情況時通過GSM報警，由此實現(xiàn)了高可靠的網(wǎng)絡(luò)通信保障環(huán)境。
關(guān)鍵字： ZigBee FPGA 加密

GSM手機端到端安全加密通信系統(tǒng)(08-100)

　　本作品旨在解決當(dāng)前GSM僅支持空中接口加密的問題，實現(xiàn)GSM手機端到端安全加密通信。作品基于競賽提供的DSP開發(fā)板，設(shè)計了一套新型抗RPE-LTP壓縮編碼的加解密算法。同時通過自制一塊語音編解碼拓展板，實現(xiàn)了全雙工通信。此外，外掛式設(shè)計使得作品通過手機語音接口實現(xiàn)即插即用。本作品的功能特色還體現(xiàn)在克服了現(xiàn)有基于數(shù)據(jù)信道方案的缺點;系統(tǒng)延遲小，加密強度大，解密語音可懂度高;無需改造手機和核心網(wǎng)絡(luò)結(jié)構(gòu);網(wǎng)絡(luò)兼容性強。
關(guān)鍵字： GSM DSP RPE-LTP

基于DSP應(yīng)用于線切割機床的脈沖電源設(shè)計(08-100)

　　線切割加工技術(shù)(WEDM)在眾多的工業(yè)生產(chǎn)領(lǐng)域如模具制造業(yè)、汽車制造業(yè)、航空航天制造業(yè)等起到了重要的作用。要制作一臺省略其次要結(jié)構(gòu)與技術(shù)環(huán)節(jié)的低速走絲電火花線切割機床樣機，其中包括兩項關(guān)鍵技術(shù)：1、數(shù)字無阻脈沖電源模塊，此模塊能完成精加工和精加工;2、間隙電壓檢測模塊，能保證切割加工過程高效平穩(wěn)進(jìn)行。國內(nèi)目前不具備自主知識產(chǎn)權(quán)的產(chǎn)品主要原因是沒有掌握間隙伺服控制系統(tǒng)設(shè)計、數(shù)字脈沖電源系統(tǒng)設(shè)計兩項關(guān)鍵技術(shù)。研究精密數(shù)控電火花線切割機床的數(shù)字脈沖電源系統(tǒng)設(shè)計這個關(guān)鍵技術(shù)，是為開發(fā)具有自主知識產(chǎn)權(quán)的精密數(shù)控
關(guān)鍵字：龍凈環(huán)保 DSP 脈沖電源

40nm FPGA搶灘登陸 ASIC尚能飯否

??????? “我們新的管理團(tuán)隊大部分人來自ASIC公司?！痹赬ilinx二十五周年慶典之時，Xilinx全球副總裁湯立人風(fēng)趣的說道，“他們也是因為看到了ASIC已達(dá)到局限性，因此決定‘棄暗投明’了。” ????????繼Altera于2008年底發(fā)布了首款基于40-nm技術(shù)的FPG
關(guān)鍵字： FPGA 40nm ASIC

基于DSP的高速數(shù)據(jù)采集與處理系統(tǒng)

基于DSP的高速數(shù)據(jù)采集與處理系統(tǒng),在電子測量中,常常需要對高速信號進(jìn)行采集與處理。例如,在光傳感技術(shù)中,對光脈沖散射信號的測量;在雷達(dá)工程中,對電磁脈沖信號的測量等,就需要對高速信號進(jìn)行采集與處理,而且對此類高速信號的測量,往往對數(shù)據(jù)采集與處
關(guān)鍵字：處理理系數(shù)據(jù)采集高速 DSP 基于 DSP 高速A/D FIFO 異步串行通訊

基于DSP和PCI總線的通信數(shù)據(jù)采集系統(tǒng)

基于DSP和PCI總線的通信數(shù)據(jù)采集系統(tǒng),隨著移動通信突飛猛進(jìn)的發(fā)展，移動通信的數(shù)據(jù)業(yè)務(wù)量急劇上升，監(jiān)控大容量的移動數(shù)據(jù)業(yè)務(wù)成了電信運營商刻不容緩的需求。而移動通信數(shù)據(jù)的傳輸一般都是基于E1鏈路。因此從E1鏈路上采集通信數(shù)據(jù)成了移動數(shù)據(jù)業(yè)務(wù)監(jiān)控最
關(guān)鍵字：數(shù)據(jù)采集系統(tǒng) 通信總線 DSP PCI 基于數(shù)字信號處理器數(shù)據(jù)采集 PCI總線

DSP鏈路口在并行處理系統(tǒng)中的應(yīng)用

隨著數(shù)字信號處理技術(shù)的快速發(fā)展，數(shù)字信號處理技術(shù)在多個領(lǐng)域(如通信、雷達(dá)、聲納等)得到了廣泛應(yīng)用。在很多情況下，由于對信號要求實時處理并且數(shù)據(jù)量不斷增加，單片DSP芯片已不能滿足要求。AD公司推出的ADSP2106X
關(guān)鍵字：理系應(yīng)用處理并行路口 DSP DSP ADSP2106X 鏈路口

基于DSP的高精度數(shù)字頻率計的設(shè)計

隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展，頻率及時間的測量以及它們的控制技術(shù)在科學(xué)技術(shù)各領(lǐng)域，特別是在計量學(xué)、電子技術(shù)、信息科學(xué)、通信、天文和電子儀器等領(lǐng)域占有越來越重要的地位。從國際發(fā)展的趨勢上看，頻率標(biāo)準(zhǔn)的準(zhǔn)確度和穩(wěn)定度提高得非?？?，幾乎是每隔6至8年就提高一個數(shù)量級。本系統(tǒng)采用DSP的數(shù)值控制方式是目前設(shè)計控制系統(tǒng)的發(fā)展趨勢，這種基于DSP的控制系統(tǒng)能夠用軟件實現(xiàn)復(fù)雜的算法，而不需要復(fù)雜的模擬電路，具有軟硬件模塊化、測量功能可重組/可選擇的特點。該系統(tǒng)采用TI公司推出的150MHz高速處理能力的高精度定點數(shù)字信號控制
關(guān)鍵字：頻率設(shè)計數(shù)字高精度 DSP 基于驅(qū)動器

高可靠FPGA通信系統(tǒng)

1 系統(tǒng)設(shè)計　　在工業(yè)控制領(lǐng)域，利用ZigBee和傳感器網(wǎng)絡(luò)，使得數(shù)據(jù)的自動采集、分析和處理變得更加容易，作為決策輔助系統(tǒng)的重要組成部分，ZigBee無線傳感器網(wǎng)絡(luò)在無線數(shù)據(jù)采集及監(jiān)控等領(lǐng)域得到了廣泛應(yīng)用。無線傳感
關(guān)鍵字： FPGA 通信系統(tǒng)

基于DSP+CPLD的交流電機調(diào)速系統(tǒng)的應(yīng)用

1 引言生化反應(yīng)池在水處理過程中非常重要。需要通過調(diào)整風(fēng)機的轉(zhuǎn)速控制反應(yīng)池中的DO值。理論上應(yīng)該通過調(diào)節(jié)電動機的轉(zhuǎn)速來實現(xiàn)，但實際上卻是利用擋板閥門后者放空的方法進(jìn)行調(diào)節(jié)。這種方法極大地浪費了電力資源。以
關(guān)鍵字： CPLD DSP 交流電機調(diào)速系統(tǒng)

基于FPGA的數(shù)字解擴解調(diào)模塊設(shè)計及實現(xiàn)

1引言擴頻通信系統(tǒng)是將基帶信號的頻譜擴展到很寬的頻帶上，然后進(jìn)行傳輸，通過增大頻帶寬度來提高信噪比的一種系統(tǒng)。由于擴頻系統(tǒng)具有抗干擾能力強、保密性高、截獲概率低、多址復(fù)用和任意選址等優(yōu)點，在移動通信等
關(guān)鍵字： FPGA 數(shù)字解調(diào) 模塊設(shè)計

用內(nèi)部邏輯分析儀調(diào)試FPGA(08-100)

　　進(jìn)行硬件設(shè)計的功能調(diào)試時，F(xiàn)PGA的再編程能力是關(guān)鍵的優(yōu)點。CPLD和FPGA早期使用時，如果發(fā)現(xiàn)設(shè)計不能正常工作，工程師就使用“調(diào)試鉤”的方法。先將要觀察的FPGA內(nèi)部信號引到引腳，然后用外部的邏輯分析儀捕獲數(shù)據(jù)。然而當(dāng)設(shè)計的復(fù)雜程度增加時，這個方法就不再適合了，其中有幾個原因。第一是由于FPGA的功能增加了，而器件的引腳數(shù)目卻緩慢地增長。因此，可用邏輯對I/O的比率減小了，參見圖1。此外，設(shè)計很復(fù)雜時，通常完成設(shè)計后只有幾個空余的引腳，或者根本就沒有空余的引腳能用于調(diào)試。
關(guān)鍵字：萊迪思 FPGA 邏輯分析儀

提升創(chuàng)造力的數(shù)字設(shè)計工具：FPGA Editor(08-100)

　　工程師在設(shè)計過程中，經(jīng)常需要一定的創(chuàng)造力(不妨稱之為數(shù)字管道膠帶)才能夠保證設(shè)計的順利完成。過去8年時間里，我曾經(jīng)目睹許多優(yōu)秀工程師利用這一方法出色地完成了許多工作，而他們采用的最主要工具就是FPGA Editor。
關(guān)鍵字：賽靈思 FPGA Editor

克服FPGA I/O引腳分配挑戰(zhàn)(08-100)

　　對于需要在PCB板上使用大規(guī)模FPGA器件的設(shè)計人員來說，I/O引腳分配是必須面對的眾多挑戰(zhàn)之一。由于眾多原因，許多設(shè)計人員發(fā)表為大型FPGA器件和高級BGA封裝確定I/O引腳配置或布局方案越來越困難。但是組合運用多種智能I/O規(guī)劃工具，能夠使引腳分配過程變得更輕松。
關(guān)鍵字： Xilinx FPGA I/O引腳