基于DSP和CPLD的金屬磁記憶檢測儀設(shè)計,摘要：設(shè)計了一種以DSP+CPLD為控制核心的高性能金屬磁記憶檢測儀，用以快速檢測鐵磁材料的漏磁信號，判斷材料應(yīng)力集中區(qū)域。文中簡述了磁記憶檢測儀的主要電路及其工作原理，重點介紹了系統(tǒng)的硬件和軟件設(shè)計。該檢測
關(guān)鍵字：
檢測儀 設(shè)計 記憶 金屬 DSP CPLD 基于
摘要：在光電探測領(lǐng)域中以往對相機調(diào)焦變倍多采用單片機(MCU)控制完成，其優(yōu)點在于易于編程實現(xiàn)。因為要求實時控制相機的變倍、調(diào)焦，其程序的編寫多采用查詢方式實現(xiàn)，這就使單片機始終處于十分繁忙的狀態(tài)，利用率降
關(guān)鍵字：
系統(tǒng) 設(shè)計 變倍 單片機 FPGA 基于
電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：
C語言 DSP FPGA
隨著現(xiàn)代電子技術(shù)的發(fā)展，帶有各種微處理的現(xiàn)代電子設(shè)備已廣泛應(yīng)用于國民生產(chǎn)的各行各業(yè)中。但隨著設(shè)備功能越來越強大，程序結(jié)構(gòu)越來越復(fù)雜，指令代碼越來越長，加之現(xiàn)場工作環(huán)境的干擾，設(shè)備失控，程序“走飛
關(guān)鍵字：
CPLD 看門狗 電路設(shè)計
Kalman濾波理論在20世紀60年代一經(jīng)提出，便得到了軍事、控制、通信等領(lǐng)域的極廣泛的應(yīng)用。它可以實現(xiàn)隨機干擾下的線性動態(tài)系統(tǒng)的最優(yōu)估計，目前Kalman濾波器的實現(xiàn)方式主要有兩種，一是在PC機上實現(xiàn)，可以同時滿足計
關(guān)鍵字：
Kaiman FPGA 濾波算法
摘要： SPI 總線是一個同步串行接口的數(shù)據(jù)總線，具有全雙工、信號線少、協(xié)議簡單、傳輸速度快等特點。介紹了SPI 總線的結(jié)構(gòu)和工作原理，對4 種工作模式的異同進行了比較，并著重分析了SPI 總線的工作時序。利用Veril
關(guān)鍵字：
FPGA SPI 串行外圍 接口
電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：
DSP FPGA 運動控制
21世紀是信息產(chǎn)業(yè)主導(dǎo)的知識經(jīng)濟時代，信息領(lǐng)域正在發(fā)生一場巨大變革，其先導(dǎo)力量和決定性因素正是微電子技術(shù)>集成電路。片的日益成熟，特別是深亞微米(DSM，DeepSub-Mron)和超深亞微米(VDSM，Very Deep Sub-Micron
關(guān)鍵字：
FPGA EDA
摘要：介紹了一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)組成架構(gòu)，給出了各功能模塊的實現(xiàn)方法，包括主要的HDL代碼、SignaltapII波形以及QuartusII頂層原理，并制作電路板進行調(diào)試，最終的紅外圖像通過VGA實時顯示。結(jié)果表
關(guān)鍵字：
FPGA 紅外 視頻采集 系統(tǒng)設(shè)計
MathWorks全面支持Digilent Atlys FPGA開發(fā)平臺。您可以在Digilent Atlys開發(fā)平臺上，通過使用Mathworks的Simulink、HDL Coder和HDL Verifier，進行數(shù)字信號處理以及嵌入式系統(tǒng)方面的硬件設(shè)計和驗證的教學(xué)。
關(guān)鍵字：
MathWorks FPGA
隨著社會的發(fā)展和信息時代對各類信息快速發(fā)布的需要， 許多政府部門和企事業(yè)單位從提高自身形象和信息規(guī)范化管理考慮， 廣泛采用LED 電子顯示屏顯示產(chǎn)品， 此類多媒體顯示系統(tǒng)通過一定的控制方式，用于顯示文字、圖形
關(guān)鍵字：
FPGA LED 點陣顯示 字符
摘要：基于以DSP芯片TMS320F2812為核心的數(shù)字伺服控制器，以國微電子公司的SM1032國產(chǎn)CPLD(兼容Lattice公司的ispLSI 1032)為載體，設(shè)計了專用的系統(tǒng)硬件看門狗模塊，具備識別DSP軟件初始化時序、自由定制看門狗時序等
關(guān)鍵字：
CPLD 系統(tǒng)硬件 看門狗
摘要：采用FPGA實現(xiàn)四階IIR數(shù)字濾波器，通過兩個二階節(jié)級聯(lián)構(gòu)成數(shù)字橢圓低通濾波器。通帶內(nèi)波紋小于0.1dB，阻帶衰減大于32dB。 常用的數(shù)字濾波器有ＦＩＲ數(shù)字濾波器和ＩＩＲ數(shù)字濾波器。ＦＩＲ數(shù)字濾波器具有精確
關(guān)鍵字：
濾波器 設(shè)計 數(shù)字 IIR FPGA 基于
FPGA設(shè)計及調(diào)試問題分析,現(xiàn)代科技對系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測試性就變得很重要。要獲得的FPGA內(nèi)部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計調(diào)試和檢驗變
關(guān)鍵字：
分析 問題 調(diào)試 設(shè)計 FPGA
基于FPGA及DSP Builder的VGA接口時序和系統(tǒng)設(shè)計,本文基于DSP Builder的VGA接口設(shè)計方法，對VGA接口時序和系統(tǒng)設(shè)計需求進行了介紹，并在硬件平臺下實現(xiàn)一維與二維信號的顯示。
關(guān)鍵字：
時序 系統(tǒng) 設(shè)計 接口 VGA FPGA DSP Builder 基于
cpld／fpga介紹
您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。
創(chuàng)建詞條
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473