cpld／fpga 文章最新資訊

賽靈思首批封裝收發(fā)器Virtex-7 X690T FPGA開(kāi)始發(fā)貨

全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前宣布Virtex?-7 X690T FPGA開(kāi)始發(fā)貨，該器件將業(yè)界最可靠的高速串行收發(fā)器、最高系統(tǒng)帶寬和面向市場(chǎng)優(yōu)化的 FPGA 資源完美結(jié)合在一起。Virtex-7 X690T FPGA，是7 系列產(chǎn)品中首款可滿足先進(jìn)高性能有線通信應(yīng)用對(duì)低功耗、單芯片解決方案需求的器件。該系列器件可支持快速、可擴(kuò)展、易于實(shí)現(xiàn)的芯片間串行接口;穩(wěn)健可靠的 10GBASE-KR 背板(不僅支持下一代通信系統(tǒng)各種不同的板間距，而且
關(guān)鍵字：賽靈思 FPGA Virtex-7

基于DSPBuilder的FIR濾波器的系統(tǒng)設(shè)計(jì)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSPBuilder FIR濾波器 FPGA Simulink

基于DSP的高速激光標(biāo)記控制系統(tǒng)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 激光標(biāo)記 CPLD 控制系統(tǒng)

基于CPLD的LED顯示屏控制系統(tǒng)的設(shè)計(jì)

摘要：文章主要闡述以單片機(jī)+CPLD的方案進(jìn)行的LED大屏幕顯示控制系統(tǒng)的設(shè)計(jì)。以單片機(jī)作為系統(tǒng)的數(shù)據(jù)通信控制和擴(kuò)展其它功能，CPLD作為顯示屏正常動(dòng)態(tài)顯示的硬件控制，采用模塊化的設(shè)計(jì)，使結(jié)構(gòu)簡(jiǎn)單，修改功能方便，
關(guān)鍵字：控制系統(tǒng) 設(shè)計(jì) 顯示屏 LED CPLD 基于

基于FPGA的CAN總線通信節(jié)點(diǎn)設(shè)計(jì)

基于FPGA的CAN總線通信節(jié)點(diǎn)設(shè)計(jì),摘要：以FPGA代替?zhèn)鹘y(tǒng)的單片機(jī)和外圍擴(kuò)展芯片，給出了CAN總線通信節(jié)點(diǎn)的詳細(xì)設(shè)計(jì)方案。其中以SJA1000為CAN總線控制器、FPGA為主控制器，設(shè)計(jì)實(shí)現(xiàn)通信節(jié)點(diǎn)的硬件接口電路。基于對(duì)CAN總線控制器的功能分析，并應(yīng)用Veri
關(guān)鍵字：節(jié)點(diǎn) 設(shè)計(jì) 通信總線 FPGA CAN 基于

HDLC的FPGA實(shí)現(xiàn)方法

　1 引言　　HDLC（High-level Data Link Control Procedures, 高級(jí)數(shù)據(jù)鏈路控制規(guī)程）廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域，是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實(shí)施HDLC的一般方法通常是采用ASIC（Application Specific Integr
關(guān)鍵字： HDLC FPGA 實(shí)現(xiàn)方法

FPGA平臺(tái)架構(gòu)用于復(fù)雜嵌入式系統(tǒng)

設(shè)計(jì)嵌入系統(tǒng)的主要挑戰(zhàn)來(lái)自于需要同時(shí)優(yōu)化眾多設(shè)計(jì)因素。這些需要優(yōu)化的設(shè)計(jì)因素包括單位成本、NRE（不可回收工程）成本、功率、尺寸、性能、靈活性、原型制造時(shí)間、產(chǎn)品上市時(shí)間、產(chǎn)品在市場(chǎng)生存時(shí)間、可維護(hù)性、可
關(guān)鍵字： FPGA 架構(gòu) 嵌入式系統(tǒng)

醫(yī)療電子平臺(tái)選擇：FPGA、ARM、DSP還是GPU？

醫(yī)療電子平臺(tái)選擇：FPGA、ARM、DSP還是GPU？,“邁瑞對(duì)于處理器平臺(tái)的選擇有兩個(gè)看似矛盾的原則：lsquo;多rsquo;和lsquo;少rsquo;。其中l(wèi)squo;多rsquo;是指多樣性，我們知道無(wú)論是DSP、ARM、X86還是FPGA、GPU，每個(gè)平臺(tái)都有各自的優(yōu)點(diǎn)和缺陷，因此在設(shè)
關(guān)鍵字： FPGA ARM DSP GPU

采用CPLD的專用鍵盤(pán)接口芯片的方案設(shè)計(jì)

采用CPLD的專用鍵盤(pán)接口芯片的方案設(shè)計(jì),在單片機(jī)應(yīng)用系統(tǒng)中，存在多種形式的外部數(shù)據(jù)輸入接口界面，例如RS-232C串行通信、鍵盤(pán)輸入等[1,4] 。其中利用鍵盤(pán)接口輸入數(shù)據(jù)，是實(shí)現(xiàn)現(xiàn)場(chǎng)實(shí)時(shí)調(diào)試、數(shù)據(jù)調(diào)整和控制最常用的方法。單片機(jī)的外圍鍵盤(pán)擴(kuò)展電路有多種實(shí)
關(guān)鍵字：芯片方案設(shè)計(jì) 接口鍵盤(pán) CPLD 專用采用

基于Linux平臺(tái)下的FPGA的ARM驅(qū)動(dòng)開(kāi)發(fā)方法

基于Linux平臺(tái)下的FPGA的ARM驅(qū)動(dòng)開(kāi)發(fā)方法,Linux操作系統(tǒng)的全稱是GNU／Linux，它是由GNU工程和Linux內(nèi)核兩個(gè)部分共同組成的一個(gè)操作系統(tǒng)。該系統(tǒng)中所有組件的源代碼都是自由的，可以有效保護(hù)學(xué)習(xí)成果，因而在嵌入式領(lǐng)域得到了廣泛的應(yīng)用。

FPGA是英文Field
關(guān)鍵字：驅(qū)動(dòng) 開(kāi)發(fā) 方法 ARM FPGA Linux 平臺(tái) 基于

Synopsys新版Synplify FPGA綜合軟件提高基于FPGA原型驗(yàn)證的效能

全球領(lǐng)先的電子器件和系統(tǒng)設(shè)計(jì)、驗(yàn)證和制造軟件及知識(shí)產(chǎn)權(quán)（IP）供應(yīng)商新思科技公司日前宣布：推出其最新版的Synplify Pro? 和Synplify? Premier 現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）綜合工具。Synplify 2012.03產(chǎn)品包括改進(jìn)的綜合算法，它將運(yùn)行時(shí)間提速最高達(dá)30%。此外，Synplify Premier軟件通過(guò)一種新的容錯(cuò)并繼續(xù)功能而得到增強(qiáng)，以滿足FPGA設(shè)計(jì)師對(duì)快速周轉(zhuǎn)時(shí)間的需求；該軟件能使設(shè)計(jì)師在最后的硬件描述語(yǔ)言（HDL）編譯環(huán)節(jié)生成一份報(bào)告，并修正所有源自丟失或不正
關(guān)鍵字：新思科技 Synplify FPGA

Altera發(fā)布了基于FPGA的視頻分析解決方案

進(jìn)一步延續(xù)其在基于FPGA的視頻監(jiān)控解決方案上的領(lǐng)先優(yōu)勢(shì)，Altera公司 (NASDAQ: ALTR)日前發(fā)布了面向監(jiān)控系統(tǒng)數(shù)字視頻錄像機(jī)(DVR)和網(wǎng)絡(luò)視頻錄像機(jī)(NVR)的四通道標(biāo)準(zhǔn)清晰度(SD)視頻分析解決方案。與Eutecus公司聯(lián)合開(kāi)發(fā)，Altera最新的視頻分析解決方案支持用戶使用一片F(xiàn)PGA同時(shí)分析四路D1 480p/30fps (每秒幀數(shù))視頻通道。用戶可以在現(xiàn)有SD監(jiān)控投入上迅速高效的增加功能，不需要購(gòu)買集成了分析功能的新攝像機(jī)。
關(guān)鍵字： Altera FPGA

Altera的FPGA OpenCL計(jì)劃大幅度縮短客戶開(kāi)發(fā)時(shí)間

Altera公司(Nasdaq: ALTR)日前宣布，goHDR作為FPGA OpenCL計(jì)劃的早期試用客戶，通過(guò)Altera的FPGA OpenCL計(jì)劃，大幅度縮短了開(kāi)發(fā)時(shí)間，顯著提高了性能。與Altera密切合作，goHDR將其專用C代碼導(dǎo)入到OpenCL標(biāo)準(zhǔn)中，不到一星期的時(shí)間便在FPGA中實(shí)現(xiàn)了這些代碼——使用傳統(tǒng)的HDL流程，這一過(guò)程一般需要3到6個(gè)月的時(shí)間。
關(guān)鍵字： Altera FPGA

用FPGA實(shí)現(xiàn)WCDMA下行擾碼

1 概述在WCDMA中，加擾就是用一個(gè)偽隨機(jī)碼序列對(duì)擴(kuò)頻碼進(jìn)行相乘，對(duì)信號(hào)進(jìn)行加密。上行鏈路物理信道加擾的作用是區(qū)分用戶，下行鏈路加擾可以區(qū)分小區(qū)和信道。WCDMA采用Gold碼作為擴(kuò)頻序列的擾碼。Gold由兩個(gè)M序列相
關(guān)鍵字： WCDMA FPGA

基于FPGA的數(shù)字選頻器設(shè)計(jì)

摘要：提出了一種基于FPGA的數(shù)字選頻器設(shè)計(jì)方案，該數(shù)字選頻器應(yīng)用于八通道的GSM系統(tǒng)直放站，采用低成本的FPGA芯片Xilink Spartan-3A DSP XC3SD3400A進(jìn)行數(shù)字信號(hào)處理。給出了較詳細(xì)的硬件設(shè)計(jì)方案，并通過(guò)Agilent T
關(guān)鍵字： FPGA 數(shù)字選頻