cpld／fpga 文章最新資訊

一種基于ARM內(nèi)核SoC的FPGA 驗(yàn)證環(huán)境設(shè)計(jì)方法

摘要：針對片上系統(tǒng)(SoC) 開發(fā)周期較長和現(xiàn)場可編程門陣列(FPGA) 可重用的特點(diǎn)，設(shè)計(jì)了基于ARM7TDMI 處理 ...
關(guān)鍵字： ARM內(nèi)核 SoC FPGA

0 引言圖像處理技術(shù)的快速發(fā)展，使得圖像采集處理系統(tǒng)在提高農(nóng)業(yè)生產(chǎn)自動(dòng)化程度中的應(yīng)用越來越廣泛。目前 ...
關(guān)鍵字： FPGA ARM 圖像采集傳輸系統(tǒng)

　　目前，世界各地對醫(yī)療保健的需求在不斷增長，對保健模式的要求也越來越高。Altera醫(yī)療業(yè)務(wù)部高級市場經(jīng)理John Sotir認(rèn)為，變化體現(xiàn)在兩方面，特別是醫(yī)院環(huán)境中。首先，預(yù)測和預(yù)防保健的發(fā)展提高了患者的生活質(zhì)量，在不斷發(fā)展的診斷成像平臺(tái)的支持下，社會(huì)醫(yī)療保健總成本也在不斷下降。其次，功能強(qiáng)大的、基于價(jià)值的便攜式醫(yī)療設(shè)備在性能上超越了幾年前的大型高成本設(shè)備，在此基礎(chǔ)上，政府政策能夠擴(kuò)大醫(yī)療保健的覆蓋范圍。　　他還指出，推動(dòng)中國醫(yī)療電子設(shè)計(jì)快速發(fā)展的幾個(gè)因素包括：經(jīng)濟(jì)增長推動(dòng)了市場需求;人口增長和老
關(guān)鍵字： Altera 數(shù)字醫(yī)療 FPGA

從IP核的提供方式上，通常將其分為軟核、固核和硬核這3類。從完成IP核所花費(fèi)的成本來講，硬核代價(jià)最大;從使用靈活性來講，軟核的可復(fù)用使用性最高。1. 軟核(Soft IP Core)軟核在EDA 設(shè)計(jì)領(lǐng)域指的是綜合之前的寄存器傳
關(guān)鍵字： FPGA 軟核概念分析

內(nèi)嵌專用硬核是相對底層嵌入的軟核而言的，指FPGA處理能力強(qiáng)大的硬核(Hard Core)，等效于ASIC電路。為了提高FPGA性能，芯片生產(chǎn)商在芯片內(nèi)部集成了一些專用的硬核。例如：為了提高FPGA的乘法速度，主流的FPGA 中都集
關(guān)鍵字： FPGA 內(nèi)嵌

布線資源連通FPGA內(nèi)部的所有單元，而連線的長度和工藝決定著信號在連線上的驅(qū)動(dòng)能力和傳輸速度。FPGA芯片內(nèi)部有著豐富的布線資源，根據(jù)工藝、長度、寬度和分布位置的不同而劃分為4類不同的類別。第一類是全局布線資源
關(guān)鍵字： FPGA 布線資源

大多數(shù)FPGA都具有內(nèi)嵌的塊RAM，這大大拓展了FPGA的應(yīng)用范圍和靈活性。塊RAM可被配置為單端口RAM、雙端口RAM、內(nèi)容地址存儲(chǔ)器 (CAM)以及FIFO等常用存儲(chǔ)結(jié)構(gòu)。RAM、FIFO是比較普及的概念，在此就不冗述。CAM存儲(chǔ)器在其
關(guān)鍵字： FPGA BRAM RAM 嵌入式

CLB是FPGA內(nèi)的基本邏輯單元。CLB的實(shí)際數(shù)量和特性會(huì)依器件的不同而不同，但是每個(gè)CLB都包含一個(gè)可配置開關(guān)矩陣，此矩陣由4或6個(gè)輸入、一些選型電路(多路復(fù)用器等)和觸發(fā)器組成。開關(guān)矩陣是高度靈活的，可以對其進(jìn)行
關(guān)鍵字： FPGA CLB 可配置邏輯

可編程輸入/輸出單元簡稱I/O單元，是芯片與外界電路的接口部分，完成不同電氣特性下對輸入/輸出信號的驅(qū)動(dòng)與匹配要求，其示意結(jié)構(gòu)如圖1-2所示。FPGA內(nèi)的I/O按組分類，每組都能夠獨(dú)立地支持不同的I/O標(biāo)準(zhǔn)。通過軟件的
關(guān)鍵字： FPGA IOB 可編程輸入輸出

摘　要：給出了采用CPLD的水輪發(fā)電機(jī)組轉(zhuǎn)速監(jiān)控系統(tǒng)的設(shè)計(jì)原理和VHDL的語言描述，該設(shè)計(jì)具有結(jié)構(gòu)簡單、成本低和抗干擾性能強(qiáng)等特點(diǎn)。1　概　述轉(zhuǎn)速數(shù)據(jù)是水輪發(fā)電機(jī)組運(yùn)行狀況的重要標(biāo)志之一。準(zhǔn)確地測量機(jī)組的轉(zhuǎn)速并
關(guān)鍵字： CPLD 水輪發(fā)電機(jī)組監(jiān)控系統(tǒng)

第一個(gè)方向，也是傳統(tǒng)方向主要用于通信設(shè)備的高速接口電路設(shè)計(jì)，這一方向主要是用FPGA處理高速接口的協(xié)議，并完成高速的數(shù)據(jù)收發(fā)和交換。這類應(yīng)用通常要求采用具備高速收發(fā)接口的FPGA，同時(shí)要求設(shè)計(jì)者懂得高速接口電
關(guān)鍵字： FPGA 方向

引言汽車中的電子系統(tǒng)持續(xù)快速增長，因此對比一下汽車電子發(fā)展和消費(fèi)類電子便攜式產(chǎn)品的發(fā)展將會(huì)大有啟發(fā)。如...
關(guān)鍵字： FPGA 低成本多總線橋接

概覽高端設(shè)計(jì)工具很少有甚至是沒有硬件設(shè)計(jì)技術(shù)的工程師和科學(xué)家提供現(xiàn)場可編程門陣列(FPGA)。無論你使用圖形化設(shè)計(jì)程序，ANSI C語言還是VHDL語言，如此復(fù)雜的合成工藝會(huì)不禁讓人去想FPGA真實(shí)的運(yùn)作情況。在這個(gè)芯
關(guān)鍵字： FPGA

現(xiàn)代逆變器的控制電路多采用電機(jī)控制專用微處理器作為控制系統(tǒng)的核心，如INTEL公司的80C196MC，TI公司的TMS320F240等。隨著逆變器性能的不斷提高和功能的不斷完善，當(dāng)微處理器的片內(nèi)資源無法滿足要求時(shí)，就需要進(jìn)行外
關(guān)鍵字： CPLD 逆變器控制電路

濾波和抗干擾是任何智能儀器系統(tǒng)都必須考慮的問題。在傳統(tǒng)的應(yīng)用系統(tǒng)中，濾波部分往往要占用較多的軟件資源和硬件資源。復(fù)雜可編程邏輯器件(CPLD)的出現(xiàn)，為解決這一問題開辟了新的途徑，采用CPLD實(shí)現(xiàn)濾波是一種高效
關(guān)鍵字： CPLD USB 串并轉(zhuǎn)換通信設(shè)計(jì)