首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> combo ip

combo ip 文章 最新資訊

四大核心要素驅動汽車智能化創(chuàng)新與相關芯片競爭格局

  • 智能汽車時代的加速到來，使車載智能系統(tǒng)面臨前所未有的算力需求。隨著越來越多車型引入電子電氣架構轉向中心化、智能駕駛的多傳感器融合、智能座艙的多模態(tài)交互以及生成式AI驅動的虛擬助手等創(chuàng)新技術，都要求車用主芯片能夠同時勝任圖形渲染、AI推理和安全計算等多重任務。當下，功能安全、高效高靈活性的算力、產品生命周期，以及軟件生態(tài)兼容性這“四大核心要素”，已成為衡量智能汽車AI芯片創(chuàng)新力和市場競爭力的核心標準。傳統(tǒng)汽車計算架構中，往往采用CPU與GPU或/和NPU等計算單元組成異構計算模式；隨著自動駕駛算法從L1向L
  • 關鍵字： 汽車智能化  Imagination  GPU IP  

一文讀懂SiC Combo JFET技術

  • 安森美具有卓越 RDS（on）*A 性能的 SiC JFET，特別適用于需要大電流處理能力和較低開關速度的應用，如固態(tài)斷路器和大電流開關系統(tǒng)。得益于碳化硅（SiC）優(yōu)異的材料特性和 JFET 的高效結構，可實現更低的導通電阻和更佳的熱性能，非常適合需要多個器件并聯以高效管理大電流負載的應用場景。SiC Combo JFET 技術概覽對于需要常關器件的應用，可以將低壓硅（Si） MOSFET與常開碳化硅（SiC） JFET串聯使用，以創(chuàng)建共源共柵（cascode）結構。在這種設置中，SiC JFET負責處理
  • 關鍵字： 安森美  SiC  Combo  JFET  

SiC Combo JFET技術概覽與特性

  • 安森美具有卓越 RDS（on）*A 性能的 SiC JFET，特別適用于需要大電流處理能力和較低開關速度的應用，如固態(tài)斷路器和大電流開關系統(tǒng)。得益于碳化硅（SiC）優(yōu)異的材料特性和 JFET 的高效結構，可實現更低的導通電阻和更佳的熱性能，非常適合需要多個器件并聯以高效管理大電流負載的應用場景。SiC Combo JFET技術概覽對于需要常關器件的應用，可以將低壓硅（Si） MOSFET與常開碳化硅（SiC） JFET串聯使用，以創(chuàng)建共源共柵（cascode）結構。在這種設置中，SiC JFET負責處理高
  • 關鍵字： SiC Combo JFET  安森美  

合見工軟發(fā)布先進工藝多協議兼容、集成化傳輸接口SerDes IP解決方案

  • 中國數字EDA/IP龍頭企業(yè)上海合見工業(yè)軟件集團有限公司（簡稱“合見工軟”）近日發(fā)布國產自主研發(fā)支持多協議的32G SerDes PHY 解決方案UniVista 32G Multi-Protocol SerDes IP (簡稱UniVista 32G MPS IP)。該多協議PHY產品可支持PCIe5、USB4、以太網、SRIO、JESD204C等多種主流和專用協議，并支持多家先進工藝，成功應用在高性能計算、人工智能AI、數據中心等復雜網絡領域IC企業(yè)芯片中部署。隨著全球數據量呈指數級增長，這場由數據驅
  • 關鍵字： 合見工軟  SerDes IP  

邊緣AI廣泛應用推動并行計算崛起及創(chuàng)新GPU滲透率快速提升

  • 人工智能（AI）在邊緣計算領域正經歷著突飛猛進的高速發(fā)展，根據IDC的最新數據，全球邊緣計算支出將從2024年的2280億美元快速增長到2028年的3780億美元*。這種需求的增長速度，以及在智能制造、智慧城市等數十個行業(yè)中越來越多的應用場景中出現的滲透率快速提升，也為執(zhí)行計算任務的硬件設計以及面對多樣化場景的模型迭代的速度帶來了挑戰(zhàn)。AI不僅是一項技術突破，它更是軟件編寫、理解和執(zhí)行方式的一次永久性變革。傳統(tǒng)的軟件開發(fā)基于確定性邏輯和大多是順序執(zhí)行的流程，而如今這一范式正在讓位于概率模型、訓練行為以及數
  • 關鍵字： 并行計算  GPU  GPU IP  

芯原超低能耗NPU可為移動端大語言模型推理提供超40 TOPS算力

  • 芯原股份（芯原）近日宣布其超低能耗且高性能的神經網絡處理器（NPU）IP現已支持在移動端進行大語言模型（LLM）推理，AI算力可擴展至40 TOPS以上。該高能效NPU架構專為滿足移動平臺日益增長的生成式AI需求而設計，不僅能夠為AI PC等終端設備提供強勁算力支持，而且能夠應對智慧手機等移動終端對低能耗更為嚴苛的挑戰(zhàn)。芯原的超低能耗NPU IP具備高度可配置、可擴展的架構，支持混合精度計算、稀疏化優(yōu)化和并行處理。其設計融合了高效的內存管理與稀疏感知加速技術，顯著降低計算負載與延遲，確保AI處理流暢、響應
  • 關鍵字： 芯原  NPU  大語言模型推理  NPU IP  

SiC Combo JFET講解，這些技術細節(jié)必須掌握

  • 安森美推出了具有卓越 R DS（on） *A 性能的 SiC JFET。 該器件特別適用于需要大電流處理能力和較低開關速度的應用，如固態(tài)斷路器和大電流開關系統(tǒng)。得益于碳化硅（SiC）優(yōu)異的材料特性和 JFET 的高效結構，可實現更低的導通電阻和更佳的熱性能，非常適合需要多個器件并聯以高效管理大電流負載的應用場景。本文為第一部分，將介紹SiC Combo JFET 技術概覽、產品介紹等。SiC Combo JFET 技術概覽對于需要常關器件的應用，可以將低壓硅（Si） MOSFET與常開
  • 關鍵字： 安森美  SiC  Combo  JFET  

燦芯半導體推出28HKC+工藝平臺TCAM IP

  • 近日，一站式定制芯片及IP供應商——燦芯半導體（上海）股份有限公司宣布推出基于28HKC+?0.9V/1.8V平臺的Ternary Content-Addressable Memory (TCAM) IP。該IP具有高頻率和低功耗特性，隨著網絡設備中快速處理路由表與訪問控制列表（ACL）等需要高效查找的場景不斷增加，該IP將被高端交換機、路由器等芯片廣泛采用。燦芯半導體此次發(fā)布的TCAM IP包含全自研Bit cell，符合邏輯設計規(guī)則，良率高；在可靠性方面，這款TCAM抗工藝偏差強，具有高可靠
  • 關鍵字： 燦芯  28HKC+  工藝平臺  TCAM IP  

Arm的40歲 不惑之年開啟的新選擇

  • 確定IP技術發(fā)布的日期有時是一項挑戰(zhàn)，尤其是英國處理器內核IP設計商 ARM。不過有證據可查的是第一款Arm內核處理器是在1985年4月26日在英國劍橋的Acorn上流片的，我們暫且將這個時間作為Arm真正進入IC設計領域的原點。ARM1是Acorn繼BBC Micro家用電腦成功之后自主開發(fā)的處理器。它由Sophie Wilson和Steve Furber開發(fā)。當日這顆處理器流片前在設計和制造方面已經進行了好幾個月的開發(fā)，而且硅片最后花了好幾個月才回到劍橋。 “它的設計制造成本低廉，由于設計對微處理器的
  • 關鍵字： Arm  IP  

歐冶半導體發(fā)布一體化Combo芯片及解決方案

  • 2025年4月25日，歐冶半導體在上海車展期間，正式發(fā)布了一體化Combo輔助駕駛芯片及解決方案。此次發(fā)布的一體化Combo輔助駕駛芯片及解決方案基于歐冶半導體的龍泉560Plus/Pro/Ultra系列芯片，集成多項自主研發(fā)的核心IP，包括寸心NPU、明眸CV、驚鴻ISP、圖韻DPU等，以高集成、高兼容、高可靠三大特性重新定義了輔助駕駛芯片的標準。一體化Combo輔助駕駛芯片及解決方案支持主流算法和快速部署，同時集成ASIL-D級功能安全島，適配全生態(tài)鏈軟硬件，支持全球供應鏈，以助力客戶快速量產，為輔助
  • 關鍵字： 歐冶半導體  一體化  Combo  輔助駕駛  

出售Artisan將是Arm轉型的標志性事件

  • 雖然是EDA公司收購IC設計IP，但此次收購可能會在整個競爭格局中產生連鎖反應。Cadence強化一站式服務和EDA工具護城河，而Arm轉向更高利潤的芯片設計。
  • 關鍵字： Artisan  Arm  Cadence  IP  202505  

使用萊迪思iFFT和FIR IP的5G OFDM調制用例

  • 摘要本文介紹了一種在FPGA中實現的增強型正交頻分復用（OFDM）調制器設計，它使用了逆FFT模式的萊迪思快速傅立葉變換（FFT）Compiler IP核和萊迪思有限脈沖響應（FIR）濾波器IP核。該設計解決了在沒有主控制器的情況下生成復雜測試模式的常見難題，大大提高了無線鏈路測試的效率。通過直接測試模擬前端的JESD204B鏈路，OFDM調制器擺脫了對主機控制器的依賴，簡化了初始調試過程。該設計可直接在萊迪思FPGA核中實現，從而節(jié)省成本并縮短開發(fā)周期。該調制器的有效性驗證中使用了Avant-X70 V
  • 關鍵字： 萊迪思半導體  iFFT  FIR IP  5G  OFDM  

Cadence率先推出eUSB2V2 IP解決方案

  • 為了提供更好的用戶體驗，包括高質量的視頻傳輸、更新的筆記本電腦（例如最新的 AI PC）和其他前沿設備，都需要 5 納米及以下的先進節(jié)點 SoC，以達成出色的功耗、性能和面積（PPA）目標。然而，隨著技術發(fā)展到 5 納米以下的工藝節(jié)點，SoC 供應商面臨各種挑戰(zhàn)，例如平衡低功耗和低工作電壓（通常低于 1.2V）的需求。與此同時，市場也需要高分辨率相機、更快的幀率和 AI 驅動的計算，這就要求接口具有更高的數據傳輸速率和更強的抗電磁干擾（EMI）能力。隨著這些性能要求變得越來越復雜，市場亟需創(chuàng)新的解決方案來
  • 關鍵字： Cadencee  USB2V2 IP  

創(chuàng)意推全球首款HBM4 IP 于臺積電N3P制程成功投片

  • 創(chuàng)意2日宣布，自主研發(fā)的HBM4控制器與PHY IP完成投片，采用臺積電最先進N3P制程技術，并結合CoWoS-R先進封裝，成為業(yè)界首個實現12 Gbps數據傳輸速率之HBM4解決方案，為AI與高效能運算（HPC）應用樹立全新里程碑。HBM4 IP以創(chuàng)新中間層（Interposer）布局設計優(yōu)化信號完整性（SI）與電源完整性（PI），確保在CoWoS系列封裝技術下穩(wěn)定運行于高速模式。 創(chuàng)意指出，相較前代HBM3，HBM4 PHY（實體層）效能顯著提升，帶寬提升2.5倍，滿足巨量數據傳輸需求、功耗效率提升1
  • 關鍵字： 創(chuàng)意  HBM4  IP  臺積電  N3P  

燦芯半導體推出DDR3/4, LPDDR3/4 Combo IP

  • 近日，一站式定制芯片及IP供應商——燦芯半導體（上海）股份有限公司宣布推出基于28HKD?0.9V/2.5V?平臺的DDR3/4, LPDDR3/4?Combo?IP?。該IP具備廣泛的協議兼容性，支持DDR3, DDR3L, DDR4和LPDDR3, LPDDR4協議，數據傳輸速率最高可達2667Mbps，并支持X16/X32/X64等多種數據位寬應用。燦芯半導體此次發(fā)布的DDR3/4,?LPDDR3/4 Combo IP集成高性能DDR&nb
  • 關鍵字： 燦芯半導體  DDR3/4   LPDDR3/4  Combo IP  
共820條 1/55 1 2 3 4 5 6 7 8 9 10 » ›|

combo ip介紹

您好，目前還沒有人創(chuàng)建詞條combo ip!
歡迎您創(chuàng)建該詞條，闡述對combo ip的理解，并與今后在此搜索combo ip的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473