asic ip 文章進(jìn)入asic ip技術(shù)社區(qū)

形勢(shì)嚴(yán)峻本土半導(dǎo)體IP行業(yè)面臨變革

　　IP在電子行業(yè)，讓人又愛又恨，既可以讓人富得流油，也可以讓人瞬間兩手空空。為保行業(yè)可持續(xù)發(fā)展，我國(guó)政府越來越重視IP問題，本土IP業(yè)面臨著諸多困惑和選擇，“弱者愈弱，強(qiáng)者恒強(qiáng)”，IP公司將來命運(yùn)如何?
關(guān)鍵字：半導(dǎo)體 IP

比特幣礦工忙，臺(tái)積電受惠大

　　中國(guó)人行不承認(rèn)比特幣(Bitcoin)為交易貨幣，但比特幣在PayPal等網(wǎng)站上仍可使用，全球仍有許多「礦工」投入挖礦行列。由于專業(yè)「挖礦機(jī)」需要強(qiáng)大的平行運(yùn)算功能來進(jìn)行比特幣挖礦，高階繪圖晶片及專用特殊應(yīng)用晶片(ASIC)需求強(qiáng)勁，臺(tái)積電(2330)受惠最大。　　比特幣的發(fā)行不需透過第三方單位，而是由蘊(yùn)藏比特幣的礦山，每10分鐘主動(dòng)產(chǎn)生一個(gè)區(qū)塊，只要完成區(qū)塊內(nèi)數(shù)據(jù)運(yùn)算，就可獲得比特幣。由于比特幣每4年的每一區(qū)域產(chǎn)量將減少一半，現(xiàn)在每區(qū)域只能生產(chǎn)25個(gè)比特幣，所以參與運(yùn)算的「礦工」，就得利用專業(yè)「
關(guān)鍵字：臺(tái)積電 ASIC

OTN幀頭定位電路優(yōu)化研究

在OTN幀結(jié)構(gòu)中，Serdes在從高速的串行數(shù)據(jù)中恢復(fù)出數(shù)據(jù)后，數(shù)據(jù)只是按順序以64bit為寬度重新放置，并沒有按字節(jié)對(duì)齊，所以后續(xù)電路無法直接使用這樣的數(shù)據(jù)。需要幀頭定位電路找到幀頭后，把所有的數(shù)據(jù)按字節(jié)對(duì)齊。但是將OTN數(shù)據(jù)轉(zhuǎn)換為并行的數(shù)據(jù)后，存在著數(shù)據(jù)速率高，位寬大的問題。在ASIC或FPGA中，大量的大位寬的數(shù)據(jù)，是不容易運(yùn)行在較高的速率下的。所以需要對(duì)幀定位電路進(jìn)行簡(jiǎn)化，以使得電路在大位寬時(shí)，仍然能夠進(jìn)行高速運(yùn)行。研究了OTN數(shù)據(jù)的幀結(jié)構(gòu)后，提出了一種適合于高速率的、大位寬的處理電路。
關(guān)鍵字： OTN FPGA Serdes ASIC 幀定位 201401

IP是芯片設(shè)計(jì)的大勢(shì)所趨

“在SoC中增加USB 3.0功能，若芯片設(shè)計(jì)公司做得好，與其他人沒差別;做得不好，和人家差別很大?！毙滤伎萍?Synopsys)公司總裁兼聯(lián)合CEO陳志寬博士說。“現(xiàn)在很多芯片需要IP設(shè)計(jì)，因?yàn)樾酒珡?fù)雜了，芯片里有很多block(功能部分)?！?/li>
關(guān)鍵字： SoC USB 新思 IP

用好IP也是一門學(xué)問

對(duì)于芯片設(shè)計(jì)師，20年前做邏輯綜合，寫軟件時(shí)，A+B就可以了。現(xiàn)在IP在芯片中的比例提高了，有時(shí)40%或60%是IP，這種方法就不行了。也許我們都懂得USB、DDR、ARM的關(guān)系是怎么樣，可能你理解得比我好，所以你做出來的芯片性能也比較高。
關(guān)鍵字： IP ARM USB

各種 IP Core和參考設(shè)計(jì)

各種 IP Core和參考設(shè)計(jì)以下各種 IP Core和參考設(shè)計(jì)是由相關(guān)設(shè)計(jì)者提供，可以免費(fèi)下載學(xué)習(xí)或使用。[使用注 ...
關(guān)鍵字： IP Core 參考設(shè)計(jì)

Xilinx 20nm All Programmable UltraScale產(chǎn)品系列現(xiàn)已面世

賽靈思宣布推出20nm All Programmable UltraScale?產(chǎn)品系列，并配套提供產(chǎn)品技術(shù)文檔和Vivado?設(shè)計(jì)套件支持。繼2013年11月首款20nm芯片發(fā)貨后，賽靈思繼續(xù)積極推動(dòng)UltraScale器件系列發(fā)貨進(jìn)程。該器件系列采用業(yè)界唯一的ASIC級(jí)可編程架構(gòu)以及Vivado ASIC增強(qiáng)型設(shè)計(jì)套件和UltraFast?設(shè)計(jì)方法，提供了可媲美ASIC級(jí)的性能優(yōu)勢(shì)。
關(guān)鍵字：賽靈思 UltraScale ASIC 以太網(wǎng)

Xilinx 將業(yè)界最大容量器件翻番達(dá)到440萬邏輯單元

All Programmable FPGA、SoC和3D IC的全球領(lǐng)先企業(yè)賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )日前發(fā)布擁有440萬個(gè)邏輯單元的創(chuàng)紀(jì)錄產(chǎn)品，其密度是業(yè)界最高密度產(chǎn)品Virtex? -7 2000T的兩倍以上，該器件使其成功在高端器件市場(chǎng)連續(xù)兩代保持領(lǐng)先優(yōu)勢(shì)，并為客戶提供了超越工藝節(jié)點(diǎn)的價(jià)值優(yōu)勢(shì)。
關(guān)鍵字：賽靈思 Virtex ASIC SSI

嵌入式系統(tǒng)制造商面臨的IP安全性的挑戰(zhàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： IP 安全性嵌入式系統(tǒng)

可重用的IP如何力助縮短產(chǎn)品設(shè)計(jì)周期

產(chǎn)品市場(chǎng)成功取決于產(chǎn)品發(fā)布時(shí)間、產(chǎn)品質(zhì)量、成本、特性集以及產(chǎn)品實(shí)現(xiàn)給定特性的程度等諸多因素。在高度競(jìng)爭(zhēng)的環(huán)境中，設(shè)計(jì)周期的各個(gè)方面都應(yīng)考慮予以優(yōu)化。在產(chǎn)品開發(fā)過程中，重復(fù)利用IP一直被視為有效推進(jìn)設(shè)計(jì)工作的利器。在本文中，我們把IP重用的理念擴(kuò)展到系統(tǒng)設(shè)計(jì)層面。
關(guān)鍵字： IP OEM 嵌入式

蔡明介：發(fā)展半導(dǎo)體不能只依賴歐美IP

　　聯(lián)發(fā)科董事長(zhǎng)蔡明介呼吁，兩岸半導(dǎo)體發(fā)展不能只依賴歐美處理器廠的IP(專利授權(quán))諸如來自行動(dòng)相關(guān)的安謀(ARM)、PC相關(guān)的英特爾(Intel)等業(yè)者! 　　蔡明介昨(25)日在兩岸科技產(chǎn)業(yè)發(fā)展與管理論壇中，特別點(diǎn)名臺(tái)灣的晶心科技，強(qiáng)調(diào)該公司至今仍持續(xù)在處理器的IP上發(fā)展自主架構(gòu)，且產(chǎn)品應(yīng)用遍及資通訊、多媒體、物聯(lián)網(wǎng)、手機(jī)、平板計(jì)算機(jī)、無線等已獲不錯(cuò)的成績(jī)。　　晶心總經(jīng)理林志明昨天亦指出，隨著低功耗處理器IP授權(quán)案持續(xù)增加，包括電力應(yīng)用、物聯(lián)網(wǎng)、穿戴式裝置明年成長(zhǎng)可期，今、明兩年，晶心的年?duì)I收
關(guān)鍵字：半導(dǎo)體 IP

Innovasic與Molex合作開發(fā)新技術(shù)

2013年11月20日，Innovasic和Molex 公司(Molex Incorporated)共同宣布將在PROFINET技術(shù)領(lǐng)域展開戰(zhàn)略合作。
關(guān)鍵字： Innovasic Molex ASIC

FPGA到ASIC的整合為車用微控制器帶來靈活性

在汽車電子中廣為采用的微控制器(MCU)經(jīng)過全速發(fā)展目前遇到了時(shí)間和成本障礙。采用MCU帶來的主要好處一直體 ...
關(guān)鍵字： FPGA ASIC 車用微控制器

Cadence宣布推出Interconnect Workbench

全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司(NASDAQ: CDNS)今天宣布推出Cadence? Interconnect Workbench。Interconnect Workbench是一種軟件解決方案，在整個(gè)片上系統(tǒng)設(shè)計(jì)過程對(duì)互連進(jìn)行周期精確的性能分析，能在關(guān)鍵流量狀況下快速識(shí)別出設(shè)計(jì)問題，并幫助用戶改進(jìn)器件性能、加快產(chǎn)品上市。Interconnect Workbench搭配Cadence Interconnect Validator，組成了一套完整的功能驗(yàn)證與性能檢驗(yàn)解決方案。
關(guān)鍵字： Cadence 處理器 IP

將數(shù)據(jù)轉(zhuǎn)換器IP集成到系統(tǒng)芯片簡(jiǎn)化設(shè)計(jì)技術(shù)（三）

技術(shù)9：盡量減小電源域轉(zhuǎn)換　　由于信號(hào)沿著時(shí)鐘網(wǎng)絡(luò)進(jìn)展，并在不同的電源域進(jìn)行轉(zhuǎn)換，信號(hào)會(huì)受到不同電源的電源 ...
關(guān)鍵字：數(shù)據(jù)轉(zhuǎn)換器 IP 系統(tǒng)芯片