各種 IP Core和參考設計
以下各種 IP Core和參考設計是由相關設計者提供,可以免費下載學習或使用。
[使用注意事項]
大部分設計是針對某個特定的器件而設計,在特定的軟件平臺上開發(fā)的,在移植到其他軟件平臺或器件時,都需要要做一些改動。在使用這些代碼的時候務必仔細閱讀相關資料,在讀懂源代碼的基礎上再使用,或針對自己的設計加以修改或重新設計,在不理解源代碼的情況下移植到其他平臺,會出現(xiàn)諸多錯誤。 (本欄目于2003年4月14日更新)
異步通訊接口(URAT)
UART 1 | UART參考設計,帶16byte緩沖,Xilinx提供 | 使用手冊 | VHDL代碼 |
UART 2 | UART參考設計,功能兼容NS16450, Lattice提供 | 使用手冊 | VHDL代碼 |
UART 4 | UART參考設計,Xilinx提供 | 使用手冊 | VHDL代碼 Verilog代碼 |
6850 | a6850 異步通訊接口,功能兼容MC6850 altera提供 | 使用手冊 | VHDL代碼 |
16450 | 16450異步通訊接口,ALDEC提供 | 使用手冊 | VHDL代碼 Verilog代碼 |
16450 | ![]() 相關推薦
技術專區(qū) |
評論