asic ip 文章最新資訊

Imagination宣布和恩智浦（NXP）達(dá)成最新授權(quán)協(xié)議

Imagination Technologies?近日宣布，公司與領(lǐng)先的汽車半導(dǎo)體供應(yīng)商?恩智浦（NXP）?達(dá)成新一輪的知識(shí)產(chǎn)權(quán)（IP）授權(quán)協(xié)議。其中，Imagination以太網(wǎng)數(shù)據(jù)包處理器（EPP）IP將被用于恩智浦S32 車載網(wǎng)絡(luò)處理器中。恩智浦的處理器可以安全可靠地應(yīng)對(duì)車載網(wǎng)絡(luò)中快速增長(zhǎng)的高速數(shù)據(jù)帶來(lái)的路由和處理挑戰(zhàn)。Imagination的EPP IP可以加速以太網(wǎng)數(shù)據(jù)包的路由，這樣處理器內(nèi)核就可以專注于通過(guò)云連接來(lái)提供新的、有價(jià)值的車輛服務(wù)。恩智浦的車載網(wǎng)絡(luò)處理器
關(guān)鍵字： EPP IP ADAS

Imagination推出汽車行業(yè)最先進(jìn)的XS圖形處理器（GPU）知識(shí)產(chǎn)權(quán)（IP）產(chǎn)品

?Imagination Technologies?近日宣布推出面向汽車領(lǐng)域的?XS圖形處理器(GPU)產(chǎn)品系列?,可實(shí)現(xiàn)先進(jìn)駕駛輔助系統(tǒng)(ADAS)加速和安全關(guān)鍵圖形處理功能。XS是迄今為止所開發(fā)的最先進(jìn)的汽車GPU知識(shí)產(chǎn)權(quán)(IP),并且是業(yè)界首款符合ISO 26262標(biāo)準(zhǔn)的可授權(quán)IP,該標(biāo)準(zhǔn)旨在解決汽車行業(yè)中存在的功能安全風(fēng)險(xiǎn)。全景環(huán)視、數(shù)字儀表盤和ADAS等下一代車載系統(tǒng)都需要安全關(guān)鍵圖形處理和計(jì)算功能。XS的設(shè)計(jì)采用了一種新型安全架構(gòu),該架構(gòu)具有獨(dú)特的計(jì)算和
關(guān)鍵字： ADAS GPU IP ISO

瓴盛科技選用新思科技DesignWare IP核加速新一代SoC開發(fā)

摘要瓴盛科技采用新思科技廣泛的DesignWare IP核組合來(lái)降低風(fēng)險(xiǎn)并加快新一代移動(dòng)芯片組上市用于USB、MIPI和DDR的高品質(zhì)DesignWare IP已幫助億萬(wàn)片上系統(tǒng)實(shí)現(xiàn)量產(chǎn)雙方的長(zhǎng)期合作助力瓴盛科技的SoC設(shè)計(jì)一次性流片成功和量產(chǎn)新思科技（Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS）今天宣布瓴盛科技(JLQ Technology Co., Ltd.)已經(jīng)選用新思科技DesignWare? Interface IP核來(lái)加速其面向一系列應(yīng)用的新一代高性能、低功耗SoC芯片的開發(fā)。瓴
關(guān)鍵字：瓴盛科技新思科技 DesignWare IP SoC

ADI：高性能模擬技術(shù)和半導(dǎo)體如何賦能新基建？

“新基建”已然成為2020年中國(guó)經(jīng)濟(jì)熱詞。作為新興技術(shù)和先進(jìn)生產(chǎn)力的代表，新基建正以信息化培育新動(dòng)能，用新動(dòng)能推動(dòng)新發(fā)展，形成規(guī)模龐大的數(shù)字經(jīng)濟(jì)產(chǎn)業(yè)。前景不言而喻，因此引發(fā)千軍萬(wàn)馬、群雄逐鹿。作為新基建底層技術(shù)支撐的全球高性能模擬技術(shù)提供商和領(lǐng)先半導(dǎo)體廠商，ADI已深刻參與并體察到諸多一線產(chǎn)業(yè)合作伙伴在新基建浪潮下積極推動(dòng)的創(chuàng)新變革以及由此創(chuàng)造的無(wú)限商機(jī)！正如ADI中國(guó)區(qū)工業(yè)市場(chǎng)總監(jiān)蔡振宇指出的，“無(wú)論是數(shù)字經(jīng)濟(jì)還是新基建，ADI都在其中扮演積極的創(chuàng)新推動(dòng)和引領(lǐng)的角色。目前，我們正在加碼對(duì)新基建相關(guān)的千行
關(guān)鍵字：新基建 ASIC RSU

全球半導(dǎo)體IP市場(chǎng)Arm絕對(duì)領(lǐng)先，國(guó)產(chǎn)半導(dǎo)體IP如何才能破局？

在芯片研發(fā)開銷中IP只占不到5％，但半導(dǎo)體IP因技術(shù)密集度高、知識(shí)產(chǎn)權(quán)集中、商業(yè)價(jià)值昂貴，處于產(chǎn)業(yè)鏈頂端。
關(guān)鍵字：半導(dǎo)體 IP

比科奇為其5G New Radio小基站SoC選用UltraSoC的系統(tǒng)駐留分析和監(jiān)測(cè)IP

UltraSoC?近日宣布：為5G開放 RAN標(biāo)準(zhǔn)提供基帶半導(dǎo)體和軟件產(chǎn)品的專業(yè)公司比科奇（Picocom）已選用UltraSoC基于硬件的分析和監(jiān)測(cè)硅知識(shí)產(chǎn)權(quán)（IP），用來(lái)支持比科奇即將推出的5G小基站基帶系統(tǒng)級(jí)芯片（SoC）。UltraSoC的IP可在整個(gè)產(chǎn)品生命周期中支持比科奇及其客戶去監(jiān)測(cè)、分析并微調(diào)其系統(tǒng)性能，覆蓋了從實(shí)驗(yàn)室里芯片研發(fā)和軟件開發(fā)，一直到系統(tǒng)部署和現(xiàn)場(chǎng)優(yōu)化的全周期。比科奇總裁Peter Claydon表示：“通過(guò)與UltraSoC攜手合作，比科奇的客戶們能夠加速其系統(tǒng)開發(fā)
關(guān)鍵字： IP RAN SoC

19個(gè)0 day漏洞影響數(shù)十億IoT設(shè)備

近日，美國(guó)國(guó)土安全局、CISA ICS-CERT發(fā)布了關(guān)于新發(fā)現(xiàn)的數(shù)十個(gè)安全漏洞的通告，稱漏洞影響全球500余個(gè)廠商生產(chǎn)的數(shù)十億聯(lián)網(wǎng)設(shè)備。這些漏洞是以色列網(wǎng)絡(luò)安全公司JSOF 研究人員發(fā)現(xiàn)的，研究人員在Treck 開發(fā)的底層TCP/IP 軟件庫(kù)中發(fā)現(xiàn)了19個(gè)安全漏洞，研究人員將這些漏洞稱之為——Ripple20。攻擊者利用這些漏洞可以無(wú)需用戶交互就實(shí)現(xiàn)對(duì)目標(biāo)設(shè)備的完全控制。漏洞分析19個(gè)漏洞中其中4個(gè)位于TCP/IP 棧的高危漏洞的CVSS 評(píng)分
關(guān)鍵字：安全漏洞 Ripple20 TCP/IP

萊迪思推出軟件解決方案Propel，加速FPGA應(yīng)用開發(fā)

全球領(lǐng)先的低功耗可編程器件供應(yīng)商?萊迪思半導(dǎo)體公司?近日宣布，推出全新軟件解決方案Lattice Propel?，以加速開發(fā)基于萊迪思低功耗、小尺寸FPGA的獨(dú)特應(yīng)用。Propel設(shè)計(jì)環(huán)境包括了完善的IP庫(kù)（包括RISC-V處理器核和各類外設(shè)IP），可輕松實(shí)現(xiàn)組件安裝，讓不同水平的開發(fā)人員都能快速輕松地設(shè)計(jì)基于萊迪思FPGA的應(yīng)用。Propel為通信、計(jì)算、工業(yè)、汽車和消費(fèi)電子市場(chǎng)的開發(fā)人員實(shí)現(xiàn)了應(yīng)用開發(fā)的自動(dòng)化。為了在更復(fù)雜的系統(tǒng)中利用FPGA的并行處理能力，設(shè)計(jì)人員在首次采用FPG
關(guān)鍵字：軟件 IP PFR

Imagination推出支持低功耗應(yīng)用的新一代IEEE 802.11ax/Wi-Fi 6 知識(shí)產(chǎn)權(quán)（IP）產(chǎn)品

Imagination Technologies?近日宣布推出基于其Ensigma Wi-Fi技術(shù)的最新硅知識(shí)產(chǎn)權(quán)（IP）產(chǎn)品??IMG iEW400?。iEW400集成了射頻（RF）和基帶，專為物聯(lián)網(wǎng)（IoT）、可穿戴設(shè)備和可聽(tīng)戴設(shè)備等低功耗和電池供電型應(yīng)用而設(shè)計(jì)。iEW400基于最新的IEEE 802.11ax Wi-Fi 6標(biāo)準(zhǔn)，可通過(guò)如下一系列新功能提供更強(qiáng)大的性能、吞吐量和節(jié)能性：●? ?以20/40MHz頻寬運(yùn)行：支持低數(shù)據(jù)速率應(yīng)用，
關(guān)鍵字： IP RF IoT

新思科技推出全新64位ARC處理器IP

新的64位ARCv3 ISA支持52位物理和64位虛擬地址空間，可以高效地訪問(wèn)更大的存儲(chǔ)器ARC HS5x（32位）和HS6x（64位）處理器從1核擴(kuò)展到12核，單核性能高達(dá)13,750 CoreMarks和8750 DMIPS新款HS6x處理器采用64位流水線和寄存器組，并向后兼容現(xiàn)有的ARC EM和HS系列MetaWare開發(fā)工具套件簡(jiǎn)化了高度優(yōu)化的高密度代碼開發(fā)和調(diào)試新思科技今天宣布推出面向高性能嵌入式應(yīng)用的全新DesignWare? ARC? HS5x和HS6x處理器IP系列。32位ARC HS5
關(guān)鍵字：新思科技 64位 ARC處理器 IP

UltraSoC和Canis Labs合作確保CAN總線的安全

?UltraSoC?與?Canis Automotive Labs?日前宣布了一項(xiàng)合作，旨在解決汽車行業(yè)中最嚴(yán)重的信息安全漏洞之一：CAN總線內(nèi)部缺乏安全功能；而CAN總線通常用于連接諸如剎車、轉(zhuǎn)向、發(fā)動(dòng)機(jī)、安全氣囊、門鎖和車頭燈等車載系統(tǒng)。兩家公司的合作將帶來(lái)基于硬件的入侵檢測(cè)和緩解技術(shù)，以防控CAN總線上常見(jiàn)的攻擊，其中包括自動(dòng)硬件防欺騙、防御位層級(jí)攻擊（諸如Bus-Off攻擊和位故障）、以及抵御拒絕服務(wù)（DoS）類型的攻擊等。雙方合作的重心是部署Canis L
關(guān)鍵字： CAV DoS CAN IP

更加精確評(píng)估ARM IP的模型工具——ARM Cycle Models

Arm公司的 Cycel Models是100%周期精確的Arm IP模型，用于性能分析和精確的評(píng)估Arm IP。Cycle Models是由Arm RTL直接編譯而來(lái)，保留了完整的功能以及精準(zhǔn)的周期，借助Cycle Models，您可以放心的選擇和配置Arm IP，還可以自信地做出體系結(jié)構(gòu)決策、優(yōu)化系統(tǒng)性能，并在芯片可用之前做裸機(jī)固件開發(fā)。視頻介紹：Cycle Models特點(diǎn)1.?? 精準(zhǔn)的IP性能參考Cortex處理器和系統(tǒng)IP，包括NIC，CCI，CCN，以及CMN連接的精確周
關(guān)鍵字： ARM IP

基于LabVIEW FPGA的數(shù)據(jù)傳輸技術(shù)

代華斌，秦占陽(yáng) (中國(guó)科學(xué)院?西安光學(xué)精密機(jī)械研究所，陜西?西安?710075)摘? 要：數(shù)據(jù)傳輸就是依照適當(dāng)?shù)囊?guī)程，經(jīng)過(guò)一條或多條鏈路，在數(shù)據(jù)源和數(shù)據(jù)宿之間傳送數(shù)據(jù)的過(guò)程。也表示借助信道上的信號(hào)將數(shù)據(jù)從一處送往另一處的操作。基于LabVIEW FPGA數(shù)據(jù)傳輸技術(shù)是基于網(wǎng)絡(luò)傳輸?shù)囊?種，它具有TCP傳輸和UDP傳輸兩種方式，為了保證傳輸過(guò)程中不產(chǎn)生數(shù)據(jù)丟失，本文通過(guò)重新構(gòu)造數(shù)據(jù)類型并通過(guò)打包與接包的方式進(jìn)行數(shù)據(jù)交換，保證了數(shù)據(jù)在高速采樣條件下的連續(xù)性與穩(wěn)定性，為底層FPGA硬件向上位機(jī)數(shù)據(jù)交換提供
關(guān)鍵字： 202004 FPGA abview TCP/IP UDP 數(shù)據(jù)復(fù)用

諾基亞攜手英特爾，推動(dòng)用于5G新空口和云基礎(chǔ)設(shè)施的芯片技術(shù)創(chuàng)新

· 諾基亞交付多種內(nèi)置英特爾芯片技術(shù)創(chuàng)新的5G AirScale無(wú)線接入解決方案· 諾基亞繼續(xù)推進(jìn)其5G芯片策略，拓展ReefShark芯片組的部署范圍，以提高全球5G網(wǎng)絡(luò)的性能并且降低能耗?！?nbsp; 諾基亞和英特爾將繼續(xù)合作開發(fā)定制ASIC解決方案，用于“由ReefShark驅(qū)動(dòng)的”5G無(wú)線產(chǎn)品組合?！?nbsp; 諾基亞將在其AirFrame云數(shù)據(jù)中心解決方案中采用第二代英特爾?至強(qiáng)?可擴(kuò)展處理器。諾基亞近日宣布，與英特爾攜
關(guān)鍵字：無(wú)線接入 ASIC

MathWorks通過(guò)Universal Verification Methodology (UVM)支持加快FPGA和ASIC驗(yàn)證速度

MathWorks?近日宣布，HDL Verifier?從現(xiàn)已上市的?Release 2019b?開始提供對(duì)?Universal Verification Methodology (UVM)?的支持。HDL Verifier?能夠讓開發(fā) FPGA 和 ASIC 設(shè)計(jì)的設(shè)計(jì)驗(yàn)證工程師直接從 Simulink?模型生成 UVM 組件和測(cè)試平臺(tái)，并在支持 UVM 的仿真器（比如來(lái)自 Synopsys、Cadence 和 Mentor
關(guān)鍵字： UVM ASIC