asic ip 文章最新資訊

談?wù)勅绾卫肍PGA開發(fā)板進(jìn)行ASIC原型開發(fā)

談?wù)勅绾卫肍PGA開發(fā)板進(jìn)行ASIC原型開發(fā)-ASIC設(shè)計(jì)在尺寸和復(fù)雜性上不斷增加，現(xiàn)代FPGA的容量和性能的新進(jìn)展意味著這些設(shè)計(jì)中的2/3能夠使用單個(gè)FPGA進(jìn)行建模。
關(guān)鍵字： FPGA ASIC

如何在EDK中使用自己的 IP核？

如何在EDK中使用自己的 IP核？-如何在EDK中使用自己的 IP核呢？這是很多人夢(mèng)寐以求的事情。然而在EDK以及ISE的各種文檔中對(duì)此卻遮遮掩掩，欲語還休。
關(guān)鍵字：賽靈思 ISE IP

用CORDIC IP產(chǎn)生SINE波形

用CORDIC IP產(chǎn)生SINE波形-以ISE10.1軟件為例，其集成的CORDIC算法IP為V3.0版本，具體步驟如下：
關(guān)鍵字： CORDIC IP SINE

什么是FPGA，ASIC，如何設(shè)計(jì)一個(gè)適用于它們的供電系統(tǒng)

什么是FPGA，ASIC，如何設(shè)計(jì)一個(gè)適用于它們的供電系統(tǒng)-目前，在集成電路界ASIC被認(rèn)為是一種為專門目的而設(shè)計(jì)的集成電路。是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC的特點(diǎn)是面向特定用戶的需求，ASIC在批量生產(chǎn)時(shí)與通用集成電路相比具有體積更小、功耗更低、可靠性提高、性能提高、保密性增強(qiáng)、成本降低等優(yōu)點(diǎn)
關(guān)鍵字： fpga asic 電源

BaySand（倍賽達(dá)）讓客戶通過 Arm DesignStart計(jì)劃使基于Arm定制ASIC更加易于實(shí)現(xiàn)

　　作為可配置標(biāo)準(zhǔn)單元ASIC解決方案佼佼者，BaySand, Inc.(倍賽達(dá))宣布：公司現(xiàn)在可提供采用Arm? Cortex?-M0和Cortex-M3處理器定制系統(tǒng)級(jí)芯片(SoC)的設(shè)計(jì)服務(wù)，并可通過Arm DesignStart?計(jì)劃而無需預(yù)先支付處理器授權(quán)費(fèi)用。　　原始設(shè)備制造商(Original Equipment Manufacturers)正越來越多地采用定制的系統(tǒng)級(jí)芯片(SoC，System-on-Chip)，以創(chuàng)造更加小巧、更低成本、更
關(guān)鍵字： BaySand ASIC

DARPA：人工智能需要ASIC芯片我們正在努力

　　上周三，美國國防部高級(jí)研究計(jì)劃局(DARPA)宣布，為了幫助人工智能技術(shù)獲得長足發(fā)展，他們即將開展兩項(xiàng)新項(xiàng)目，開發(fā)新一代計(jì)算機(jī)芯片。DARPA相信，開發(fā)專門應(yīng)用于人工智能領(lǐng)域的特制芯片將推動(dòng)該領(lǐng)域的不斷發(fā)展。　　特制芯片　　50年來，摩爾定律作為一項(xiàng)基本原理，一直推動(dòng)著計(jì)算機(jī)芯片微處理器的發(fā)展。 20世紀(jì)60年代，英特爾聯(lián)合創(chuàng)始人Gordon Moore在經(jīng)過一系列的觀察后，得出了一個(gè)推測(cè)，他推測(cè)集成電路上晶體管的數(shù)量，約每隔18-24個(gè)月便會(huì)增加一倍，微芯片的性能也會(huì)得到有效的提升。但現(xiàn)在的
關(guān)鍵字：人工智能 ASIC

基于QDR-IV SRAM 實(shí)現(xiàn)網(wǎng)絡(luò)流量管理統(tǒng)計(jì)計(jì)數(shù)器 IP設(shè)計(jì)

　　網(wǎng)絡(luò)路由器帶有用于性能監(jiān)控、流量管理、網(wǎng)絡(luò)追蹤和網(wǎng)絡(luò)安全的統(tǒng)計(jì)計(jì)數(shù)器。計(jì)數(shù)器用來記錄數(shù)據(jù)包到達(dá)和離開的次數(shù)以及特定事件的次數(shù)，比如當(dāng)網(wǎng)絡(luò)出現(xiàn)壞包時(shí)。數(shù)據(jù)包的到達(dá)會(huì)使多個(gè)不同的統(tǒng)計(jì)計(jì)數(shù)器發(fā)生更新;但一臺(tái)網(wǎng)絡(luò)設(shè)備中的統(tǒng)計(jì)計(jì)數(shù)器的數(shù)量及其更新速度常常受到存儲(chǔ)技術(shù)的限制。　　管理統(tǒng)計(jì)計(jì)數(shù)器需要高性能的存儲(chǔ)器才能滿足多重的讀—修改—寫操作。本文將描述一種使用IP方法的獨(dú)特統(tǒng)計(jì)計(jì)數(shù)器，這種計(jì)數(shù)器的一端可以連接網(wǎng)絡(luò)處理器(NPU)，另一端可以連接Xilinx公司的QDR-IV存儲(chǔ)控制器。QDR-IV統(tǒng)計(jì)計(jì)數(shù)器IP是
關(guān)鍵字： QDR-IV IP

ASIC廠商大戰(zhàn)AI芯片市場(chǎng)，這家公司可能成為最大黑馬？

　　人工智能(AI)現(xiàn)在的熱度節(jié)節(jié)攀升。這項(xiàng)技術(shù)存在了數(shù)十年之久，一直不溫不火，但它最近已經(jīng)成為數(shù)據(jù)中心分析、自動(dòng)駕駛汽車和增強(qiáng)現(xiàn)實(shí)等應(yīng)用的焦點(diǎn)。這項(xiàng)技術(shù)怎么就重獲新生了呢?在我看來，人工智能迅速走熱的趨勢(shì)是由兩種力量所推動(dòng)的：訓(xùn)練人工智能系統(tǒng)所需要的數(shù)據(jù)的大爆發(fā)和可以大大加快訓(xùn)練進(jìn)程的新技術(shù)的出現(xiàn)。下面，我們分別從這兩個(gè)方面進(jìn)行一下解讀。　　數(shù)據(jù)就是人工智能世界的貨幣。沒有大量的已知結(jié)果，就無法進(jìn)行推論和機(jī)器學(xué)習(xí)。得益于數(shù)據(jù)中心領(lǐng)域幾個(gè)巨無霸的強(qiáng)力推動(dòng)，各種數(shù)據(jù)庫正處于如火如荼的建設(shè)中。谷歌已經(jīng)積累
關(guān)鍵字： ASIC AI

進(jìn)入汽車市場(chǎng)，IP與EDA工具廠商怎樣做才能符合ISO 26262標(biāo)準(zhǔn)？

　　如果對(duì)ISO 26262一直關(guān)注，你就會(huì)知道，采用最高質(zhì)量標(biāo)準(zhǔn)開發(fā)的IP或EDA工具，仍然可能通不過ISO 26262認(rèn)證。Arteris市場(chǎng)副總裁 Kurt Schuler在ISO 26262的多個(gè)技術(shù)委員會(huì)任職，他指出，在汽車電子系統(tǒng)開發(fā)方面，IP及EDA工具廠商還有很多方法去提升安全性，從而滿足ISO 26262標(biāo)準(zhǔn)要求。　　首先，設(shè)定應(yīng)用場(chǎng)景對(duì)IP和EDA工具非常重要。在高度可編程器件出現(xiàn)之前，很容易判斷大型系統(tǒng)中每個(gè)元器件如何工作，但現(xiàn)在，IP和工具廠商定義的安全元件(safety el
關(guān)鍵字： IP EDA

想成為一個(gè)優(yōu)秀的硬件工程師，你需要具備這些能力！

　　一個(gè)好的硬件工程師實(shí)際上就是一個(gè)項(xiàng)目經(jīng)理，你需要從外界交流獲取對(duì)自己設(shè)計(jì)的需求，然后匯總，分析成具體的硬件實(shí)現(xiàn)。還要跟眾多的芯片和方案供應(yīng)商聯(lián)系，從中挑選出合適的方案，當(dāng)原理圖完成后，你需要組織同事來進(jìn)行配合評(píng)審和檢查，還要和CAD工程師一起工作來完成PCB的設(shè)計(jì)。與此同時(shí)，要準(zhǔn)備好BOM清單，開始采購和準(zhǔn)備物料，聯(lián)系加工廠家完成板的貼裝。”　　基本知識(shí)　　1) 基本設(shè)計(jì)規(guī)范　　2) CPU基本知識(shí)、架構(gòu)、性能及選型指導(dǎo)　　3) MOTOROLA公司的PowerPC系列基
關(guān)鍵字： PCB ASIC

博通專利案敗訴啟示中國IC產(chǎn)業(yè)走上巔峰還需IP護(hù)航

在這次博通與Invensas的專利權(quán)之爭(zhēng)中，我們不難發(fā)現(xiàn)，在國際貿(mào)易中，真正的武器其實(shí)是IP專利、知識(shí)產(chǎn)權(quán)，我們的半導(dǎo)體產(chǎn)業(yè)能否站在世界的巔峰，與歐美日韓巨頭們分庭抗禮，未來的貿(mào)易之戰(zhàn)就是IP之戰(zhàn)，屆時(shí)我們有么?
關(guān)鍵字：博通 IP

如何利用FPGA進(jìn)行時(shí)序分析設(shè)計(jì)

　　FPGA(Field-Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門陣列，它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。對(duì)于時(shí)序如何用FPGA來分析與設(shè)計(jì)，本文將詳細(xì)介紹。　　基本的電子系統(tǒng)如圖 1所示，一般自己的設(shè)計(jì)都需要時(shí)序分析，如圖 1所示的Design，上部分為時(shí)序組合邏輯，下部分只有組合邏輯。而對(duì)其進(jìn)行時(shí)序分析時(shí)，一般都以時(shí)鐘為參考的，因此一般主要分析
關(guān)鍵字： FPGA ASIC

交換機(jī)的工作原理以及種類的區(qū)分

許多新型的Client／Server應(yīng)用程序以及多媒體技術(shù)的出現(xiàn)，導(dǎo)致了傳統(tǒng)的共享式網(wǎng)絡(luò)遠(yuǎn)遠(yuǎn)不能滿足要求，這也就推動(dòng)了交換機(jī)的出現(xiàn)。
關(guān)鍵字： Client/Server 以太網(wǎng) FDDI IP ATM 集線器 SNMP

巧解無線路由器不正常工作技巧

考慮到目前的無線局域網(wǎng)都是通過無線路由器來組網(wǎng)的，無線局域網(wǎng)能否高效上網(wǎng)與無線路由器的狀態(tài)息息相關(guān)；可惜的是，無線路由器在長時(shí)間工作后，常常會(huì)出現(xiàn)各種各樣的“罷工”現(xiàn)象，如果不及時(shí)將這些現(xiàn)象排除的話，那么無線局域網(wǎng)的上網(wǎng)效率將會(huì)受到明顯影響。有鑒于此，本文下面就將無線路由器頻繁發(fā)生的現(xiàn)象總結(jié)出來，并對(duì)每一種謎團(tuán)進(jìn)行逐一解惑！
關(guān)鍵字：無線局域網(wǎng) ADSL TCP/IP 路由器

網(wǎng)絡(luò)監(jiān)測(cè) 如何查看系統(tǒng)記錄以及追蹤入侵者

在局域網(wǎng)絡(luò)上可能你聽過所謂“廣播模式”的資料發(fā)送方法，此種方法不指定收信站，只要和此網(wǎng)絡(luò)連結(jié)的所有網(wǎng)絡(luò)設(shè)備皆為收信對(duì)象。但是這僅僅在局域網(wǎng)絡(luò)上能夠?qū)嵭?因?yàn)榫钟蚓W(wǎng)絡(luò)上的機(jī)器不多(和Internet比起來 )。如果象是Internet上有數(shù)千萬的主機(jī),本就不可能實(shí)施資料廣播(至于IP Multicast算是一種限定式廣播Restricted Broadcast,唯有被指定的機(jī)器會(huì)收到,Internet上其他電腦還是不會(huì)收到)。假設(shè)Internet上可以實(shí)施非限定廣播，那隨便一個(gè)人發(fā)出廣播訊息，全世界的電腦
關(guān)鍵字： TCP/IP Telnet FTP