fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

基于SRAM的FPGA技術(shù)創(chuàng)新：快速安全啟動(dòng)機(jī)制深度解析

在可編程邏輯器件領(lǐng)域，基于SRAM的FPGA經(jīng)常被誤解。這些FPGA具有極高的靈活性和可重新配置特性，是從消費(fèi)電子到航空航天等各類應(yīng)用的理想選擇。此外，基于SRAM的FPGA還能帶來(lái)高性能和低延遲，非常適合實(shí)時(shí)數(shù)據(jù)處理和高速通信等要求苛刻的任務(wù)。一個(gè)常見的誤解是，基于SRAM的FPGA會(huì)因啟動(dòng)時(shí)間較長(zhǎng)而不堪負(fù)荷。通常的說(shuō)法是，由于其配置數(shù)據(jù)存儲(chǔ)在片外，特別是在加密和需要驗(yàn)證的情況下，將這些信息加載到FPGA的過程就成了瓶頸。然而，對(duì)于許多基于SRAM的現(xiàn)代FPGA來(lái)說(shuō)，這種觀點(diǎn)并不成立，萊迪思Avant?
關(guān)鍵字： SRAM FPGA 安全啟動(dòng)機(jī)制萊迪思 Lattice

大廠PCB布局參考

電機(jī)驅(qū)動(dòng) IC 傳遞大量電流的同時(shí)也耗散了大量電能。通常，能量耗散到印刷電路板（PCB）的鋪銅區(qū)域。為保證PCB充分冷卻，需要依靠特殊的PCB設(shè)計(jì)技術(shù)。在本文的上篇中，將為您提供一些電機(jī)驅(qū)動(dòng)IC的PCB設(shè)計(jì)一般性建議。使用大面積鋪銅銅是一種極好的導(dǎo)熱體。由于 PCB 的基板材料（FR-4 玻璃環(huán)氧樹脂）是一種不良導(dǎo)熱體。因此，從熱管理的角度來(lái)看，PCB的鋪銅區(qū)域越多則導(dǎo)熱越理想。如2盎司（68微米厚）的厚銅板相比較薄的銅板導(dǎo)熱效果更好。然而，厚銅不但價(jià)格昂貴，而且也很難實(shí)現(xiàn)精細(xì)的幾何形狀。所以通常會(huì)選用
關(guān)鍵字： PCB 電路設(shè)計(jì)

PCB設(shè)計(jì)：金手指

對(duì)于80后來(lái)說(shuō)，第一次見金手指的時(shí)候，可以追溯很早，不過那時(shí)候并不知道這是怎么一回事。任天堂的紅白機(jī)、小霸王游戲機(jī)的游戲卡，就是通過金手指進(jìn)行電氣連接的。金手指（connecting finger）是電腦硬件如：（內(nèi)存條上與內(nèi)存插槽之間、顯卡與顯卡插槽等），所有的信號(hào)都是通過金手指進(jìn)行傳送的。金手指由眾多金黃色的導(dǎo)電觸片組成，因其表面鍍金而且導(dǎo)電觸片排列如手指狀，所以稱為“金手指”。金的特性：它具有優(yōu)越的導(dǎo)電性、耐磨性、抗氧化性及降低接觸電阻。但金的成本極高，所以只應(yīng)用于金手指的局部鍍金或化學(xué)金，如bon
關(guān)鍵字： PCB 電路設(shè)計(jì)

基于高云Arora-V 60K FPGA實(shí)現(xiàn)的MIPI CPHY轉(zhuǎn)MIPI DPHY透?jìng)髂K

近期，高云代理商聯(lián)詮國(guó)際聯(lián)合合作伙伴DepEye（深目微）共同推出?MIPI CPHY轉(zhuǎn)DPHY (C2D)透?jìng)髂K：DEGC2DV60，功能基于高云GW5AT-LV60 FPGA實(shí)現(xiàn)，該產(chǎn)品適用于需要從?MIPI CPHY RX 橋接到 MIPI DPHY TX?的應(yīng)用場(chǎng)景。DEGC2DV60 C2D透?jìng)髂K高云Arora-V GW5AT-LV60FPGA特性高云 Arora V 系列的 GW5AT-LV60 FPGA，是其晨熙家族第5代產(chǎn)品，產(chǎn)品內(nèi)部資源豐富，具有全新構(gòu)架
關(guān)鍵字：高云 Arora-V FPGA MIPI CPHY MIPI DPHY

PCB板布局的幾個(gè)細(xì)節(jié)

PCB板中元器件的布局是至關(guān)重要的，正確合理的布局不僅使版面更加整齊美觀，同時(shí)也影響著印制導(dǎo)線的長(zhǎng)短與數(shù)量，良好的PCB器件布局對(duì)提升整機(jī)的性能有著極其重要的意義。那么如何布局才更加合理呢？今天我們就給大家分享一下“PCB板布局的幾個(gè)細(xì)節(jié)”。01含無(wú)線模組的PC布局要點(diǎn)模擬電路與數(shù)字電路物理分離，例如MCU與無(wú)線模組的天線端口盡量遠(yuǎn)離；無(wú)線模組的下方盡量避免布置高頻數(shù)字走線、高頻模擬走線、電源走線以及其它敏感器件，模組下方可以鋪銅；無(wú)線模組需盡量遠(yuǎn)離變壓器、大功率電感、電源等電磁干擾較大的部分；在放置含有
關(guān)鍵字： PCB 電路設(shè)計(jì)

常見的8種PCB標(biāo)記整理匯總

今天給大家分享的是：PCB板上常見的8種PCB標(biāo)記。從左到右：郵票孔 - 過孔類型 - 防焊焊盤- 基準(zhǔn)標(biāo)記從左到右：郵票孔 - 安裝孔 - 防焊焊盤- 基準(zhǔn)標(biāo)記從左到右：PCB 開槽、PCB 按鈕、火花間隙和保險(xiǎn)絲走線從左到右：PCB 開槽、PCB 按鈕、火花隙和保險(xiǎn)絲走線1、PCB 郵票孔郵票孔在進(jìn)行拼板的時(shí)候，為了便于PCB板分開，在中間保留一個(gè)小的接觸區(qū)域，該區(qū)域中有孔稱為郵票孔。我個(gè)人覺得取名郵票孔的原因，是不是因?yàn)楫?dāng)PCB分開的時(shí)候像郵票一樣留下那種邊緣。2、PCB過孔類型PCB過孔類型在很多
關(guān)鍵字： PCB 電路設(shè)計(jì)

Altera獨(dú)立了但還沒有告別英特爾的吸血

告別英特爾Fab，告別OneAPI，能夠走自己路的Altera才能對(duì)得起自己曾經(jīng)的百億身家。
關(guān)鍵字： Altera 英特爾 FPGA

陳立武出手，F(xiàn)PGA江湖風(fēng)云起！

邁入4月，F(xiàn)PGA市場(chǎng)的重量級(jí)玩家Altera迎來(lái)了一次命運(yùn)的轉(zhuǎn)折。英特爾新任CEO陳立武（Lip-Bu Tan）宣布與私募巨頭Silver Lake達(dá)成最終協(xié)議，戰(zhàn)略性出售其Altera業(yè)務(wù)51%的控股權(quán)。FPGA（Field Programmable Gate Array，現(xiàn)場(chǎng)可編程門陣列）芯片，作為與CPU、GPU并駕齊驅(qū)的關(guān)鍵集成電路，其核心競(jìng)爭(zhēng)力在于顛覆性的“現(xiàn)場(chǎng)可編程”與“可重構(gòu)性”。想象一下，F(xiàn)PGA宛如一塊“變色龍”芯片，它的功能可以根據(jù)不同的“環(huán)境”（應(yīng)用需求）而實(shí)時(shí)改變。亦或是把它
關(guān)鍵字： FPGA altera

西門子收購(gòu)DownStream Technologies，擴(kuò)展PCB設(shè)計(jì)到制造流程

●? ?此次收購(gòu)進(jìn)一步擴(kuò)展西門子面向中小型企業(yè) (SMB) 的 PCB 設(shè)計(jì)解決方案，實(shí)現(xiàn)從設(shè)計(jì)到制造準(zhǔn)備階段的廣泛支持西門子數(shù)字化工業(yè)軟件日前宣布完成對(duì) DownStream Technologies 的收購(gòu)。DownStream 是印刷電路板 (PCB) 設(shè)計(jì)領(lǐng)域制造數(shù)據(jù)準(zhǔn)備解決方案的先鋒供應(yīng)商，此次收購(gòu)將進(jìn)一步強(qiáng)化西門子的 PCB 設(shè)計(jì)解決方案，同時(shí)擴(kuò)展其在電子行業(yè)中小型企業(yè) (SMB) 中的市場(chǎng)布局。西門子數(shù)字化工業(yè)軟件西門子 EDA 首席執(zhí)行官 Mike Ellow 表示：“
關(guān)鍵字：西門子 DownStream PCB設(shè)計(jì) PCB

Altera Agilex?? 7 M系列FPGA正式量產(chǎn)，提供行業(yè)領(lǐng)先的內(nèi)存帶寬

近日，全球FPGA 創(chuàng)新技術(shù)領(lǐng)導(dǎo)者 Altera 宣布， Agilex? 7 M 系列FPGA正式量產(chǎn)出貨，這是現(xiàn)階段業(yè)界領(lǐng)先的集成高帶寬存儲(chǔ)器，并支持 DDR5 和 LPDDR5 存儲(chǔ)器技術(shù)的高端、高密度 FPGA。Agilex? 7 M 系列 FPGA 集成超過 380 萬(wàn)個(gè)邏輯元件，并針對(duì) AI、數(shù)據(jù)中心、下一代防火墻、5G 通信基礎(chǔ)設(shè)施及 8K 廣播設(shè)備等對(duì)高性能、高內(nèi)存帶寬有較高需求的應(yīng)用進(jìn)行了專門優(yōu)化。隨著AI、云計(jì)算和流媒體的高速發(fā)展，數(shù)據(jù)量也在呈指數(shù)級(jí)增長(zhǎng)，因此，用戶對(duì)更高內(nèi)存帶寬、更大容
關(guān)鍵字： Altera Agilex FPGA 內(nèi)存帶寬

Microchip PolarFire SoC FPGA通過AEC-Q100汽車級(jí)認(rèn)證

Microchip Technology Inc.（微芯科技公司）的 PolarFire?片上系統(tǒng)（SoC）FPGA 已獲得汽車電子委員會(huì) AEC-Q100 認(rèn)證。AEC-Q 標(biāo)準(zhǔn)是集成電路的指南，通過壓力測(cè)試來(lái)衡量汽車電子元件的可靠性。通過 AEC-Q100 認(rèn)證的器件都經(jīng)過嚴(yán)格的測(cè)試，能夠承受汽車應(yīng)用中的極端條件。PolarFire SoC FPGA已通過汽車行業(yè)1級(jí)溫度認(rèn)證，支持-40°C至125°C工作范圍。PolarFire SoC FPGA 采用嵌入式 64 位四核 RISC-V? 架構(gòu)，能夠
關(guān)鍵字： Microchip FPGA

利用高精度窗口監(jiān)控器有效提高電源輸出性能

技術(shù)發(fā)展日新月異，為應(yīng)對(duì)功耗和散熱挑戰(zhàn)，改善應(yīng)用性能，F(xiàn)PGA、處理器、DSP和ASIC等數(shù)字計(jì)算器件的內(nèi)核電壓逐漸降低。同時(shí)，這也導(dǎo)致內(nèi)核電源容差變得更小，工作電壓范圍變窄。大多數(shù)開關(guān)穩(wěn)壓器并非完美無(wú)缺，但內(nèi)核電壓降低的趨勢(shì)要求電源供應(yīng)必須非常精確，以確保電路正常運(yùn)行1。窗口電壓監(jiān)控器有助于確保器件在適當(dāng)?shù)膬?nèi)核電壓水平下運(yùn)行，但閾值精度是使可用電源窗口最大化的重要因素2。本文討論如何利用高精度窗口電壓監(jiān)控器來(lái)使電源輸出最大化。通過改善器件內(nèi)核電壓的可用電源窗口，確保器件在有效的工作電源范圍內(nèi)運(yùn)行。簡(jiǎn)
關(guān)鍵字： 202504 FPGA 窗口監(jiān)控器電源輸出 ADI

Certus-N2的邊緣網(wǎng)絡(luò)奇旅

2024年12月，隨著“下一代小型FPGA平臺(tái)”Nexus? 2和基于該平臺(tái)的首個(gè)器件系列Certus?-N2通用FPGA的面世，萊迪思(Lattice)公司在小型FPGA領(lǐng)域的領(lǐng)先地位再次得到強(qiáng)化。所謂“小型FPGA平臺(tái)”，通常是指邏輯密度低于200K SLC(系統(tǒng)邏輯單元)的FPGA。而之所以被稱之為“下一代”，則是指Nexus 2在“先進(jìn)的互連”、“優(yōu)化的功耗和性能”和“領(lǐng)先的安全性能”三方面做出的重大改進(jìn)。根據(jù)規(guī)劃，Nexus 2平臺(tái)目前推出了3個(gè)產(chǎn)品系列：通用FPGA Certus、視頻互連FP
關(guān)鍵字：萊迪思小型FPGA Certus FPGA 邊緣網(wǎng)絡(luò)

從創(chuàng)新平臺(tái)到行業(yè)落地：萊迪思Nexus 2驅(qū)動(dòng)AI市場(chǎng)應(yīng)用

2024年，全球半導(dǎo)體行業(yè)發(fā)展面臨著更加復(fù)雜的局面——整體市場(chǎng)增長(zhǎng)步伐放緩，工業(yè)、汽車、通信等傳統(tǒng)市場(chǎng)增長(zhǎng)動(dòng)力不足，AI技術(shù)相關(guān)領(lǐng)域異軍突起，展現(xiàn)出強(qiáng)勁的發(fā)展動(dòng)能。在這樣的大環(huán)境下，萊迪思半導(dǎo)體在挑戰(zhàn)中尋求突破，取得了一系列可圈可點(diǎn)的成果。作為萊迪思的重要營(yíng)收來(lái)源，覆蓋多個(gè)應(yīng)用領(lǐng)域的工業(yè)市場(chǎng)增長(zhǎng)顯著，為公司的發(fā)展提供了穩(wěn)定的支撐。汽車市場(chǎng)盡管在2024年處于去庫(kù)存階段，但新能源汽車領(lǐng)域的發(fā)展符合預(yù)期。特別是在中國(guó)市場(chǎng)，萊迪思在智能駕艙等多個(gè)細(xì)分領(lǐng)域，與眾多國(guó)內(nèi)新能源汽車廠商及Tier-1供應(yīng)商建立了緊密的
關(guān)鍵字：萊迪思 Nexus 2 FPGA

注意 PCB走線間距，比“串?dāng)_”危害更大的是“阻抗變化”

在PCB設(shè)計(jì)中，工程師們往往對(duì)高速信號(hào)的完整性保持高度警惕，卻容易忽視低速信號(hào)走線的阻抗控制問題。當(dāng)相鄰走線間距呈現(xiàn)不規(guī)則變化時(shí)，即便信號(hào)速率不高，仍然會(huì)引發(fā)意想不到的信號(hào)質(zhì)量問題。這種間距變化帶來(lái)的阻抗擾動(dòng)，遠(yuǎn)比單純考慮串?dāng)_問題更值得關(guān)注。一些速率雖然不算特別高，但是對(duì)時(shí)序、信號(hào)質(zhì)量有要求的數(shù)字接口，例如“SDIO”。我要注意走線間距的問題。如果走線可以間距足夠的大，例如滿足3W，并且可以用GND隔離，并且足夠的空間打GND地孔，那么也沒什么糾結(jié)的。但是往往我們沒有那么多足夠的空間來(lái)走線。這時(shí)候，我們需
關(guān)鍵字： PCB 電路設(shè)計(jì)