3d chiplet 文章最新資訊

在EDA禁令的33天里，四大EDA巨頭更關(guān)注3D IC和數(shù)字孿生

從5月29日美國政府頒布對華EDA禁令到7月2日宣布解除，33天時間里中美之間的博弈從未停止，但對于EDA公司來說，左右不了的是政治禁令，真正贏得客戶的還是要靠自身產(chǎn)品的實(shí)力。作為芯片設(shè)計最前沿的工具，EDA廠商需要深刻理解并精準(zhǔn)把握未來芯片設(shè)計的關(guān)鍵。?人工智能正在滲透到整個半導(dǎo)體生態(tài)系統(tǒng)中，迫使 AI 芯片、用于創(chuàng)建它們的設(shè)計工具以及用于確保它們可靠工作的方法發(fā)生根本性的變化。這是一場全球性的競賽，將在未來十年內(nèi)重新定義幾乎每個領(lǐng)域。在過去幾個月美國四家EDA公司的高管聚焦了三大趨勢，這些趨
關(guān)鍵字： EDA 3D IC 數(shù)字孿生

西門子EDA推新解決方案，助力簡化復(fù)雜3D IC的設(shè)計與分析流程

●? ?全新?Innovator3D IC?套件憑借算力、性能、合規(guī)性及數(shù)據(jù)完整性分析能力，幫助加速設(shè)計流程●? ?Calibre 3DStress?可在設(shè)計流程的各個階段對芯片封裝交互作用進(jìn)行早期分析與仿真西門子數(shù)字化工業(yè)軟件日前宣布為其電子設(shè)計自動化?(EDA)?產(chǎn)品組合新增兩大解決方案，助力半導(dǎo)體設(shè)計團(tuán)隊攻克?2.5D/3D?集成電路?(IC)?設(shè)計與制造的復(fù)雜挑戰(zhàn)。西門
關(guān)鍵字：西門子EDA 3D IC

銅柱替代焊球，封裝進(jìn)入「銅」時代

FC-BGA、Chiplet 崛起，銅柱技術(shù)成半導(dǎo)體新基建。
關(guān)鍵字：半導(dǎo)體基板 FC-BGA Chiplet

2.5D/3D 芯片技術(shù)推動半導(dǎo)體封裝發(fā)展

來自日本東京科學(xué)研究所（Science Tokyo）的一組研究人員構(gòu)思了一種名為 BBCube 的創(chuàng)新 2.5D/3D 芯片集成方法。傳統(tǒng)的系統(tǒng)級封裝（SiP）方法，即使用焊料凸塊將半導(dǎo)體芯片排列在二維平面（2D）中，具有與尺寸相關(guān)的限制，因此需要開發(fā)新型芯片集成技術(shù)。對于高性能計算，研究人員通過采用 3D 堆棧計算架構(gòu)開發(fā)了一種新穎的電源技術(shù)，該架構(gòu)由直接放置在動態(tài)隨機(jī)存取存儲器堆棧上方的處理單元組成，標(biāo)志著 3D 芯片封裝的重大進(jìn)步。為了實(shí)現(xiàn) BBCube，研究人員開發(fā)了涉及精確和高速粘合
關(guān)鍵字： 2.5D/3D 芯片技術(shù) 半導(dǎo)體封裝

Neo Semiconductor將IGZO添加到3D DRAM設(shè)計中

存儲設(shè)備研發(fā)公司Neo Semiconductor Inc.（加利福尼亞州圣何塞）推出了其3D-X-DRAM技術(shù)的銦-鎵-鋅-氧化物（IGZO）變體。3D-X-DRAM 于 2023 年首次發(fā)布。Neo 表示，它已經(jīng)開發(fā)了一個晶體管、一個電容器（1T1C）和三個晶體管、零電容器（3T0C） X-DRAM 單元，這些單元是可堆疊的。該公司表示，TCAD 仿真預(yù)測該技術(shù)能夠?qū)崿F(xiàn) 10ns 的讀/寫速度和超過 450 秒的保持時間，芯片容量高達(dá) 512Gbit。這些設(shè)計的測試芯片預(yù)計將于 2026 年推出
關(guān)鍵字： Neo Semiconductor IGZO 3D DRAM

3D打印高性能射頻傳感器

中國的研究人員開發(fā)了一種開創(chuàng)性的方法，可以為射頻傳感器構(gòu)建分辨率低于 10 微米的高縱橫比 3D 微結(jié)構(gòu)。該技術(shù)以 1：4 的寬高比實(shí)現(xiàn)了深溝槽，同時還實(shí)現(xiàn)了對共振特性的精確控制并顯著提高了性能。這種混合技術(shù)不僅提高了 RF 超結(jié)構(gòu)的品質(zhì)因數(shù) （Q 因子）和頻率可調(diào)性，而且還將器件占用空間減少了多達(dá) 45%。這為傳感、MEMS 和 RF 超材料領(lǐng)域的下一代應(yīng)用鋪平了道路。電子束光刻和納米壓印等傳統(tǒng)光刻技術(shù)難以滿足對超精細(xì)、高縱橫比結(jié)構(gòu)的需求。厚度控制不佳、側(cè)壁不均勻和材料限制限制了性能和可擴(kuò)展性。該技術(shù)
關(guān)鍵字： 3D 射頻傳感器

Arrow Lake Die Shot展示了Intel 基于chiplet的設(shè)計細(xì)節(jié)

英特爾 Arrow Lake 架構(gòu)的模具照片已經(jīng)發(fā)布，展示了英特爾注入小芯片（tile）的設(shè)計的所有榮耀。X 上的 Andreas Schiling 分享了幾張 Arrow Lake 的近距離圖片，揭示了 Arrow Lake 各個圖塊的布局和計算圖塊內(nèi)內(nèi)核的布局。第一張照片展示了英特爾臺式機(jī)酷睿 Ultra 200S 系列 CPU 的完整芯片，計算圖塊位于左上角，IO 圖塊位于底部，SoC 圖塊和 GPU 圖塊位于右側(cè)。左下角和右上角是兩個填充模具，旨在提供結(jié)構(gòu)剛度。計算芯片在 TS
關(guān)鍵字： Arrow Lake Die Shot Intel chiplet

閃迪提議HBF取代HBM，在邊緣實(shí)現(xiàn) AI

Sandisk Corp. 正在尋求 3D-NAND 閃存的創(chuàng)新，該公司聲稱該創(chuàng)新可以取代基于 DRAM 的 HBM（高帶寬內(nèi)存）用于 AI 推理應(yīng)用。當(dāng) Sandisk 于 2025 年 2 月從數(shù)據(jù)存儲公司 Western Digital 分拆出來時，該公司表示，它打算在提供閃存產(chǎn)品的同時追求新興顛覆性內(nèi)存技術(shù)的開發(fā)。在 2 月 11 日舉行的 Sandisk 投資者日上，即分拆前不久，即將上任的內(nèi)存技術(shù)高級副總裁 Alper Ilkbahar 介紹了高帶寬閃存以及他稱之為 3D 矩陣內(nèi)存的東西。在同
關(guān)鍵字： Sandisk 3D-NAND

英特爾在汽車AI應(yīng)用中選擇了小芯片（Chiplet）

英特爾最新展示的第二代軟件定義汽車片上系統(tǒng) （SoC）器件預(yù)示著英特爾在使用小芯片方面邁出了關(guān)鍵一步。據(jù)分析，這其中部分技術(shù)參考借鑒了英特爾收購 Silicon Mobility后在汽車小芯片方面的技術(shù)。一年前英特爾承諾為 SDV 提供業(yè)界首個基于 UCIe 的開放式小芯片平臺。英特爾將與 imec 合作，確保汽車封裝技術(shù)，并致力于成為第一家支持將第三方小芯片集成到其汽車產(chǎn)品中的汽車供應(yīng)商。該 SoC 在上海 2025 車展上推出，結(jié)合了基于不同工藝技術(shù)構(gòu)建的小芯片，為用戶界面提供大型語言模型 AI 支
關(guān)鍵字：英特爾小芯片 Chiplet

chiplet在UCIe 2.0標(biāo)準(zhǔn)仍具挑戰(zhàn)

即插即用的Chiplet是人們追求的目標(biāo)，但UCIe 2.0是否讓我們離這一目標(biāo)的實(shí)現(xiàn)更近了呢？問題在于，當(dāng)前推動該標(biāo)準(zhǔn)的因素并非是即插即用所要求的那種互操作性。UCIe 2.0于2024年8月發(fā)布，它宣稱具有更高的帶寬密度和提升的電源效率，同時還具備支持3D封裝、易于管理的系統(tǒng)架構(gòu)等新特性。推動這一標(biāo)準(zhǔn)的是行業(yè)內(nèi)的關(guān)鍵領(lǐng)導(dǎo)者，包括日月光、阿里巴巴、AMD、Arm、谷歌云、英特爾、Meta、微軟、英偉達(dá)、高通、三星電子和臺積電等公司。然而，前沿領(lǐng)域所需的標(biāo)準(zhǔn)可能與市場其他部分的需求不同。YorChip公司
關(guān)鍵字： Chiplet UCIe2.0 封裝芯片設(shè)計

薄膜3D模擬IC:堆疊式 IC 可在更小尺寸中降低成本并提高性能

盡管數(shù)字技術(shù)不斷進(jìn)步到商業(yè)、工業(yè)和休閑活動的各個領(lǐng)域，但模擬集成電路（IC）在全球半導(dǎo)體市場上仍占有一席之地。今年，收入預(yù)計將達(dá)到 850 億美元，相當(dāng)于 10% 的年復(fù)合增長率。推動這一需求的是人工智能、物聯(lián)網(wǎng)技術(shù)和自動駕駛汽車的進(jìn)步，所有這些都依賴于模擬 IC 來實(shí)現(xiàn)傳感和電源管理等功能。與僅處理二進(jìn)制信號的數(shù)字 IC 不同，模擬 IC 可以處理溫度和聲音等連續(xù)信號，因此它們對于與物理環(huán)境連接至關(guān)重要。著眼于這一不斷擴(kuò)大的市場，兩家總部位于東京的公司 Oki Elec
關(guān)鍵字：薄膜 3D模擬IC 堆疊式IC Chiplet

新型高密度、高帶寬3D DRAM問世

3D DRAM 將成為未來內(nèi)存市場的重要競爭者。
關(guān)鍵字： 3D DRAM

倪光南院士：擁抱開源RISC-V，強(qiáng)化半導(dǎo)體產(chǎn)業(yè)鏈

他表示，開源在新一代信息技術(shù)重點(diǎn)應(yīng)用中持續(xù)深化，已從軟件領(lǐng)域拓展至RISC-V為代表的硬件領(lǐng)域。開源RISC-V架構(gòu)為全球芯片產(chǎn)業(yè)發(fā)展提供了新的機(jī)遇。中國是開源大國，目前已經(jīng)成為開源RISC-V的重要力量，帶動全球開源事業(yè)的發(fā)展。倪光南表示，發(fā)展RISC-V生態(tài)是順時代之勢、應(yīng)國家之需、答產(chǎn)業(yè)之盼，對新時代中國開源體系建設(shè)，對推動全球集成電路全產(chǎn)業(yè)創(chuàng)新發(fā)展都能作出重要貢獻(xiàn)。我國把集成電路產(chǎn)業(yè)鏈分為四個環(huán)節(jié)，即“芯片設(shè)計”“芯片制造”“封裝測試”和“下游應(yīng)用”。為此，發(fā)展集成電路產(chǎn)業(yè)也應(yīng)該從全產(chǎn)業(yè)鏈的角度考
關(guān)鍵字： risc-v 倪光南 Chiplet

中科院微電子所在Chiplet熱仿真工具研究方面取得新進(jìn)展

據(jù)中國科學(xué)院微電子研究所官微消息，針對高密度集成帶來的功耗顯著增加、散熱困難等技術(shù)挑戰(zhàn)，微電子所EDA中心多物理場仿真課題組構(gòu)建了芯粒集成三維網(wǎng)格型瞬態(tài)熱流仿真模型，能夠?qū)崿F(xiàn)Chiplet集成芯片瞬態(tài)熱流的高效精確仿真，為芯粒異構(gòu)集成溫度熱點(diǎn)檢測和溫感布局優(yōu)化奠定了核心技術(shù)基礎(chǔ)。同時，課題組在集成芯片電熱力多物理場仿真方面進(jìn)行布局，開展了直流壓降、熱應(yīng)力和晶圓翹曲仿真等研究工作。圖1 各向異性熱仿真圖2 電熱耦合仿真近期，課題組在Chiplet熱仿真工具方面取得新進(jìn)展。通過對重布線
關(guān)鍵字：中科院 chiplet EDA 物理仿真

紫光國微2.5D/3D先進(jìn)封裝項目將擇機(jī)啟動

日前，紫光國微在投資者互動平臺透露，公司在無錫建設(shè)的高可靠性芯片封裝測試項目已于2024年6月產(chǎn)線通線，現(xiàn)正在推動量產(chǎn)產(chǎn)品的上量和更多新產(chǎn)品的導(dǎo)入工作，2.5D/3D等先進(jìn)封裝將會根據(jù)產(chǎn)線運(yùn)行情況擇機(jī)啟動。據(jù)了解，無錫紫光集電高可靠性芯片封裝測試項目是紫光集團(tuán)在芯片制造領(lǐng)域的重點(diǎn)布局項目，也是紫光國微在高可靠芯片領(lǐng)域的重要產(chǎn)業(yè)鏈延伸。擬建設(shè)小批量、多品種智能信息高質(zhì)量可靠性標(biāo)準(zhǔn)塑料封裝和陶瓷封裝生產(chǎn)線，對保障高可靠芯片的產(chǎn)業(yè)鏈穩(wěn)定和安全具有重要作用。
關(guān)鍵字：紫光國微 2D/3D 芯片封裝