DDR2 SDRAM介紹及其基于MPC8548 CPU的硬件設(shè)計(08-100)
——
加入技術(shù)交流群
針對這個問題，DDR2 SDRAM做了改進(jìn)。DDR2 SDRAM允許RD AP命令提前發(fā)出，甚至可以緊跟ACT命令發(fā)出，但是要等待一個Additive Latency(即AL，附加延時)后，該RD AP命令才能執(zhí)行。如圖3所示。
本文引用地址：http://www.2s4d.com/article/91686.htm 
圖3 引入附加延遲AL的DDR2 SDRAM讀取模式【1】
在圖3中，AL設(shè)置為tRCD-1，此時，可以實現(xiàn)ACT和RD AP命令背靠背的發(fā)出，只不過，DDR2 SDRAM需要抑制RD AP命令，直到AL延時滿足后才能執(zhí)行。
圖4 引入AL后的多Bank數(shù)據(jù)讀取
如圖4，引入AL并設(shè)置AL為tRCD-1后，對于多個Bank數(shù)據(jù)讀取，輸出數(shù)據(jù)流之間不再出現(xiàn)間隙。
這種為了避免ACT命令和RD AP命令沖突而提出的技術(shù)就叫做Posted CAS技術(shù)。其本質(zhì)就是將CAS#信號的使能時間段(即RD AP命令)直接插入到緊跟RAS#信號的使能時間段(即ACT命令)之后，雖然讀和寫操作并沒有得到提前，總的延遲時間也沒有發(fā)生改變，但引入這種技術(shù)后，可以避免在多Bank操作中的一個Bank的CAS#信號和其他Bank的RAS#信號發(fā)生沖突，從而提高了存儲芯片的使用效率。
可以通過配置DDR2 SDRAM芯片內(nèi)部的EMR寄存器的第3～5位，將附加延時AL配置為0~5個時鐘周期。
上拉電阻相關(guān)文章:上拉電阻原理
評論