賽靈思—抓住可編程系統(tǒng)新的市場機會

系統(tǒng)芯片的設計變得更加復雜、昂貴。ASIC成本飛速上漲，130nm CMOS工藝已超過1000萬美元，90 nm工藝還要加倍。因此，工程師正面臨著設計中選擇硬件平臺和物理實現(xiàn)方式的挑戰(zhàn)，他們需要能夠面向應用領域而優(yōu)化的低成本FPGA平臺，以滿足復雜的設計技術要求和靈活性。
為確定下一代平臺FPGA的功能，賽靈思公司在全球范圍內(nèi)走訪了包括嵌入式處理、高性能DSP以及高速連接應用領域的800多家客戶中的系統(tǒng)設計師和專家，了解到以下四個方面的要求：第一，對于FPGA，用戶需要更高系統(tǒng)性能、更低功耗及更低系統(tǒng)成本的解決方案，以加強產(chǎn)品的市場競爭力。工程師們一致表示，供應商提供的解決方案要能簡化復雜的設計挑戰(zhàn)，例如，通過源同步接口連接到最新的高速存儲器和其他高級器件。第二，對于嵌入式處理，需要一系列計算處理解決方案，及高性能、更強大的設計環(huán)境。第三，對于高速串行連接能力，需要更高和可擴展的帶寬，與多種標準完全兼容，及更低的系統(tǒng)成本和更簡單的設計。第四，對于高性能DSP，需要降低系統(tǒng)功耗，及低成本、高性能的DSP解決方案。
“基于以上考慮，Virtex-4系列平臺FPGA應運而生。他們不僅滿足了可編程邏輯應用的需要，還可解決高性能信號處理、高速串行通信和嵌入式處理的挑戰(zhàn)。相關產(chǎn)品已陸續(xù)上市?！?a class="contentlabel" href="http://www.2s4d.com/news/listbylabel/label/賽靈思">賽靈思全球市場副總裁Sandeep Vij先生表示。（關于Virtex-4系列產(chǎn)品的具體技術特點，請見本刊今年第8期“FPGA全面挑戰(zhàn)ASIC設計”一文中的相關內(nèi)容）

DSP解決方案
目前，DSP處理器尚未覆蓋到的信號處理細分市場規(guī)模大約為20億美元。這一細分市場傳統(tǒng)上是ASIC和ASSP的領地。賽靈思抓住這一巨大的市場機會，于9月中旬成立了專門的DSP部，以進一步加強其對DSP市場的投入。新成立的DSP部的副總裁兼總經(jīng)理Omid Tahernia先生說：“我們將開發(fā)下一代賽靈思DSP解決方案，包括IP產(chǎn)品、軟件工具和設計方法，從而允許DSP設計人員充分發(fā)揮FPGA的高性價比優(yōu)勢。另外，公司還將與業(yè)界領導廠商建立戰(zhàn)略同盟，進一步加強賽靈思公司強大的解決方案?！?br/>他表示，Virtex-4 FPGA能與可編程DSP共同使用，作為DSP的預處理器或協(xié)處理器來分擔計算密度的任務，發(fā)揮并行執(zhí)行的優(yōu)勢。使工程師可為3G/4G移動通信、圖像識別和視頻會議設計出有競爭力的新產(chǎn)品。

嵌入式處理解決方案
目前，賽靈思在嵌入式系統(tǒng)市場上已經(jīng)擁有一萬多名客戶。為把公司在多個領域的專長和全面的嵌入式系統(tǒng)解決方案與領先的多處理器內(nèi)核、嵌入式IP模塊和嵌入式開發(fā)工具整合起來，更好地為客戶服務，公司同時成立了新的嵌入式處理部。
這次企業(yè)部門的擴展是賽靈思公司三年來在嵌入式領域經(jīng)驗積累的自然結(jié)果。這些經(jīng)驗包括推出用于Xilinx FPGA的MicroBlaze、PicoBlaze和硬植入式IBM PowerPC處理內(nèi)核；收購可配置嵌入式微控制器技術的Triscend公司等。
嵌入式處理部門總監(jiān)Mike Frazier說：“嵌入式處理部致力于提供通用的靈活設計和支持基礎設施，使設計人員不需要花費大量的技術工作就可將自己的嵌入式處理平臺根據(jù)不同的性能要求進行擴展。Xilinx Platform Studio （XPS）和嵌入式開發(fā)套件（EDK）在單個環(huán)境內(nèi)為硬件和軟件設計人員開發(fā)針對PowerPC硬處理器或MicroBlaze軟處理器內(nèi)核的平臺提供了所需要的所有設計和調(diào)試功能。同時我們也提供豐富的外設IP、參考設計、開發(fā)板、內(nèi)部和第三方的工具，支持使用最廣泛的操作系統(tǒng)。多種可選的嵌入式設計服務和培訓還可幫助企業(yè)快速啟動設計并保證首次設計便能獲得成功。”

ISE6.3i設計套件
針對Xilinx Virtex-4系列平臺FPGA，賽靈思推出了優(yōu)化的集成軟件環(huán)境（ISE）6.3i版。新版ISE 6.3i解決方案可充分發(fā)揮Virtex-4架構(gòu)的優(yōu)點，支持高達20萬邏輯單元和500 MHz的性能。與前一代相比，ISE 6.3i可支持的器件密度翻了一翻，性能價格比則是原來的10倍。
同時，ISE 6.3i版也進一步擴展了賽靈思公司在主動時序收斂和集成方面的領導地位，而且還降低了大批量FPGA和CPLD應用的總體設計成本?！?/p>