Stratix III FPGA的設計安全特性
——
加入技術交流群
Stratix III器件中的設計安全性實現(xiàn)
基于SRAM的FPGA具有易失性，需要在上電時將配置比特流從閃存或者配置器件送至FPGA。這種配置比特流在傳輸過程中會被截取。為保證設計安全性，Altera Stratix III采用高級加密標準(AES)和256位密鑰對配置比特流進行加密。圖1所示為安全配置流程，它包括三個步驟：
用戶定義的 AES 密鑰被設置在Stratix III 器件的非易失密鑰存儲中。
Quartus® II 軟件使用相同的AES密鑰產生一個加密配置文件，然后將其存儲在外部閃存或者配置器件中。
上電時，閃存或者配置器件將加密配置文件發(fā)送給Stratix III，利用存儲的AES密鑰解密文件，進行配置。
圖1. Stratix III FPGA安全配置流程
AES是聯(lián)邦信息處理標準 ( FIPS-197 [PDF])，經過認證，美國政府組織利用這一技術保護敏感的、未列入密級的信息。全球范圍內商業(yè)系統(tǒng)也廣泛采用了該標準。Stratix II AES實施方案經認證，符合FIPS-197標準。
為了給設計人員提供更多的選擇，Stratix III FPGA同時提供易失和非易失安全密鑰存儲。易失安全密鑰存儲更加靈活，而非易失安全密鑰存儲更加實用。表1對比了易失和非易失密鑰存儲。
|
表 1. 易失和非易失密鑰對比 | ||
|
|
易失密鑰 |
非易失密鑰 |
|
密鑰長度 |
256位 |
256位 |
|
密鑰可編程性 |
可重新編程，能夠擦除 |
一次可編程 |
|
外部電池 |
需要 |
不需要 |
|
密鑰編程方法 |
板上 |
板上和板下 |
|
設計保護 |
防止被復制和反向剖析 |
防止被復制、反向剖析和篡改 |
Stratix III FPGA 設計安全特性的應用
包括重要 IP 或者敏感信息的產品可以充分利用 Stratix III 設計安全特性，從中受益。以下列出了一些應用實例：
- 產品在 IP 法律還沒有很好實行的地區(qū)進行生產或者銷售時—— Stratix III FPGA 內置設計安全特性保護了設計人員的 IP 、收益和競爭優(yōu)勢。
- 產品版本控制和定制—— 在 Stratix III 不同器件中可以設置不同的安全密鑰，提供產品版本控制和定制。
- 需要版稅的商業(yè)模型—— IP 供應商在安全 Stratix III FPGA 中通過加密配置文件交付 IP 時，可以確保其 IP 版稅收益。由于只有含有正確密鑰的 Stratix III FPGA 能夠使用加密配置文件，因此， IP 供應商可以一直跟蹤 IP 使用的具體數(shù)量。
- 安全功能—— 在采用了安全功能的系統(tǒng)中， Stratix III FPGA 提供器件級安全特性。
- 游戲應用—— Stratix III 設計安全特性的篡改保護功能可以保護對游戲機或者賭博機的無意修改。
- 軍事防篡改—— Stratix III FPGA 應用于保護軍事技術和信息。
- 測試市場 ASSP —— ASSP 利用安全 Stratix III FPGA 作為 ASSP 芯片，配合加密配置文件，測試其 ASSP 的市場情況以及功能。由于只有含有正確密鑰的 Stratix III FPGA 能夠使用加密配置文件，因此， IP 供應商能夠一直控制 IP 。
評論